主题中讨论的其他器件:TPS3808
您好!
使用 TPS3808G01DBVR、我们通过一个1k 电阻器将#RESET 输出引脚1上拉至+3.3V。 VDD 引脚6和 SENSE 引脚5连接到+2.5V 电源、该电源在+3.3V 电源轨之后出现。 在 CT 引脚4上、我们有一个2200pF 电容与一个1000pF 电容并联、电容累积为3200pF 或3.2nF、可计算为~19mS 的延迟。 我在数据表中看到、如果#RESET 输出连接到高于 VDD 的电压、它说明了如何使用不少于10k 的上拉电阻器。 #RESET OUT 还连接到 CPU rst 信号的输入、这就是我们首先发现错误信号的方式。
最近、我们经历了不稳定的脉宽延迟、这些延迟对于向 CT 引脚施加的电容值是3.2nF (~19ms)没有意义。 我在我们的系统中看到这个组件有一个介于3 ms 到4秒之间的延迟、在#Mr.断言时、输出无效 我想知道这是否与器件不稳定行为相关、以及组件的可靠性。 下面是数据表中的代码段、其中说明了输出上连接的 A 规则:
'复位是一个开漏输出、当复位被置为有效时、此输出被驱动至一个低阻抗状态(SENSE 输入低于阈值电压(VIT)或者 MR 引脚被设定为一个逻辑低电平)。 当 SENSE 高于 VIT 且 MR 设置为逻辑高电平后、RESET 将在复位期间保持低电平(置位)。 应在此引脚上使用10kΩ Ω 至1MΩ Ω 的上拉电阻器、并允许 RESET 引脚获得高于 VDD"的电压
我们非常感谢您提前为您提供帮助和澄清此问题!
-Jesse L