我有一个主从器件布置来提供电流共享。 同步的频率有两种:500kHz 和392kHz。 这两个频率处于+40%至-20%的同步范围内。
时钟由输出中带有33.32 Ω 串联电阻的74ACT157DT 生成。 我有一个21.5K 欧姆 RT 电阻器与3.3nF 电容器并联。 使用电容器的原因是为了消除低于0.3V 的负偏移。 采用这种布局时、我的板会跳过脉冲或不 提供 A Freq/2输出。
我想知道21.5K 欧姆 RT 电阻是否正确以适当覆盖频率范围。
SYNC/RTINPUT 的输入负载不能是高阻抗、而是更复杂的输入。 最好为 SYNC/RT 输入获取 SPICE /原理图、以便我可以模拟实际响应、这样我就可以在不进行大量实验的情况下对其进行优化。
我在 SYNC/RT 引脚的输入端得到以下响应:
SyncOut 的输出为无时钟、或具有跳过脉冲的时钟: