This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] UCC27714:连接到 VDD 200k 的使能引脚不是典型的 TTL 兼容电平。

Guru**** 2430620 points
Other Parts Discussed in Thread: TIDA-00778, TM4C129XNCZAD, TMS320F28027F, UCC27714

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/669457/ucc27714-enable-pin-tied-to-vdd-200k-is-not-typical-ttl-compatible-level

器件型号:UCC27714
主题中讨论的其他器件:TIDA-00778TM4C129XNCZADTMS320F28027F

当 EN 连接到 Piccolo  F280x 等 MCU 时、GPIO 输入最大为4.6v。  我们测得的 EN 输出电压仅低于 TIDA-007708中所示的 Piccolo Max 4.6v、看起来 不安全。  当 EN 由 TM4C129X 等其他 TI MCU 控制时 、 GPIO 输入 4.0v 最大 限制 正好低于 Piccolo GPIO 最大输入电压。

与 TM4C129x GPIO 一起使用时、EN 为4.4V (不安全)、但 在配置 MCU/GPIO 之前请注意。    POR 和 LO=0v 之后的三个 HO=12.9v、尚未安装 FET。    通过在 MCU 的 EN 控制线上添加10k 下拉 电阻、使使使能电平 4.4V 降至 1.92vdc。 然而、当   EN 保持悬空(与 GPIO 断开连接)时、所有 HO 保持12.9v 电平(HIN/LIN=0v) 15V VDD、似乎仍然违反真值表。 UCC 具有 200k 连接至 VDD 的 EN 引脚 设计 、可为 任何 MCU 提供极高的控制级别。  POR 延迟较短 、为15VDD、 降压 稳压器 EN 引脚 在 +5Vdc 降压稳压   器 EN 引脚上增加了几微秒、可为 MCU 中的 TI 3.3V 500mA LDO 供电。  该延迟可确保 在 启用5V 或15V 输出之前、进入两个降压稳压器的 VCC 均为2.9vdc。

 3.3V GPIO 控制 EN 的建议(安全)方式是什么?

2. 为什么 EN 保持悬空或1.92v HO 在未安装 FET 的情况下仍保持12.9v?

 BTW:  TM4C1294快速 GPIO 的二进制电平 高= 2.4V 最小值、 低= 0.4最大值、 12mA 最大 值驱动大多数 GPIO 引脚。  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好 BP101、

    TIDA-00778使用 TMS320F28027F Piccolo MCU、如果我理解正确、您还将考虑 TM4C129XNCZAD SoC 的情况(或类似情况)。

    您提到、在配置 MCU/GPIO 之前、EN 电压为4.4V。 这听起来像是引脚钳位到 ESD 二极管。 根据 Piccolo 数据表第4.2节信号说明、在 POR 之后、默认情况下、所有 GPIO 引脚都使用内部上拉电阻器进行初始化。 内部上拉还说明了即使在 EN 上有10k 下拉电阻器时输出也为1.9V 的原因。 我也检查了 TM4C129x 数据表、看起来这些 GPIO 中的大多数在 POR 后默认为三态、因此它们可能会钳位到 TM4C129x 的较低 ESD 电压。 将 MCU 输出配置为推挽式后、MCU 的输出阻抗将有效地将 EN 引脚钳位到 VDDIO 内。

    在 VDD=15V 时、从 UCC27714 EN 引脚到 MCU 的偏置电流应小于100µA μ A、因此我认为偏置电流不会损坏 MCU。 不过、我还是同意您的看法、即钳位 MCU ESD 二极管并不是很明智的做法。 以下是缓解此问题的一些可能方法:

    • 逻辑电平晶体管可用作 EN 引脚的开漏逆变器。 Piccolo 将在存在内部上拉电阻的情况下复位、从而自动禁用 UCC27714。 SoC 可能需要上拉电阻器。 该晶体管将增加一些延迟。
    • 可以添加一个电压等于 VDDIO 的齐纳二极管与 EN 引脚滤波电容器并联、从而在 MCU 的建议工作条件下钳制 EN 引脚电压。 这在整个温度范围内可能不是很精确、并且不会在启动时自动禁用驱动器。
    • POR 延迟可被配置为确保在15V 电源被启用前、有足够的时间在启动时正确配置 MCU GPIO (无 GPIO 上拉、推挽输出)。 至少对于 TIDA-00778、使用15V 电源的唯一器件是栅极驱动器。 我不知道您的系统在其他地方是否需要15V 电源、因此这可能不是一个选项。 如果系统确实需要15V 的电压、则可能只能将负载开关用于栅极驱动器。

    我想澄清一下12.9V 电压下的 HO:您是在电路中使用 TM4C129x 还是 Piccolo?  默认情况下、Piccolo 将 PWM 引脚配置为带有上拉电阻的 GPIO (数据表、表4.1信号说明、脚注2)、因此我了解了输出是否使用未配置的 Piccolo 变成高电平。 但 TM4C129x 应在 POR 后处于三态、默认情况下、HI 应拉至 GND。  如果使用 TM4C129x、栅极驱动器上是否有显示 HI、HO、EN 和 VDD 的示波器波形?  

    此致、

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    尊敬的 Derek:

    考虑到对定制 PCB 进行更改、有点晚、但可以轻松实现 GPIO EN 线路上的10k 下拉电阻。 我们使用的是 TM4C1294、GPIO 是擦除闪存条件 POR 之前的默认输入方向。 因此、如果配置 GPIO、EN 驱动1.92V 将会下拉、遗憾的是、在意外地将引脚短接至15V 之前、从未有过如此远的电流、而 MCU 在以下情况下会消耗巨大电流:(我不喜欢的东西(任一 MCU) 在 POR 或擦除闪存期间、4.4V EN 高于或接近最大输入电压。 我认为 EN 的4.4V 对轨二极管(TM4C1294)施加了压力、使问题进展为灾难。 有粘性 DMM 探头、应将绝缘体盖放在上面。

    所有 PWM 引脚在 MCU 上都有20k R 下拉电阻、并且 PWM 信号已完全配置。 有一个外部20k R 和16V 齐纳二极管(阴极面向 HS 阳极 HO)可能会导致 HO 栅极驱动器上没有任何 FET 的电流? 如果直流电压通过 Cboot (1uf 陶瓷电容器)泄漏到 HS 引脚、则看起来会非常奇怪。
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    TM4C1294数据表电气规格中的 GPIO 输入电流高电平(最大值300na)注意:A 禁用输出/上拉/下拉;仅启用输入。

    除了外部10k 下拉电阻外、在 POR 后、可能还应配置用于驱动 EN 的弱下拉电阻。
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好 BP101:

    我同意、具有弱下拉的10K 下拉电阻+ GPIO 可能是将 EN 电压保持在数据表限制范围内的最简单解决方案。

    HS 节点是否连接到其他任何设备? 高侧块(HB、HO、HS)将在 VDD 处浮动、而没有从 HS 到 GND 的电流路径。

    此致、

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    该弱下拉在 POR 期间禁用 MCU GPIO 引脚进入高阻抗状态、但它将设置该 WPD。

    HS 节点连接到 VDD 15.3v、HS 测量值为12.9v。 Cboot 可能泄漏电压、一侧为15.3v、另一侧为12.6V。 您谈到的电流路径似乎是较低的 FET/s 体二极管或 EMF 陷阱、它们通过 510k 系列直接 进入 ADC 通道、输入 10k 至接地并联220pf 电容器。 不是很确定这是最好的路径、但 HO 高于地面、所以最初的想法 是合理的。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Derek:

    遗憾 的   是,启用(引脚4)所有三个 UCC27714均通过10k 下拉并在 POR 期间保持为0v 低电平。HO 输出(FET 已安装)保持13.0V (开启)。  同样、HO 输出应该从栅极驱动 器 EN 引脚4和 引脚1/2上断开 、所有这些引脚的电压都为0伏。

    15V VDD 电源如何导致 HO 在所有三个栅极驱动器上保持高电平? 即使在安装 本地22uf 电解 +15V 总线之后、也会出现奇怪的这种行为、该总线应在   POR 期间将+15V 上升降至 VDD 轨。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好 BP101:

    我想我们在另一个线程中解决了这一问题- LI 和 HI 驱动器在软件中被反转。

    此致、
    John
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Derek:

    今天查看此帖子、我注意到您对数据表文本的矛盾之处。

    [报价用户="Derek Payne"] Piccolo 将在存在内部上拉时复位、自动禁用 UCC27714

    您可能想说、在存在内部上拉 电阻(启用) UCC 的情况下、    也可以通过未连接时的内部200k 上拉电阻悬空 EN 高电平来推断 UCC?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    尊敬的 John:

    奇怪的是、它仅影响1个 UCC 驱动器、总共影响3个。 实际上是隐藏的、但未导致保险丝熔断或 FET 短路、最好在测试期间不是80A DS 加上15安培快速运行。 然而、仅靠这一点并不能解决今天报告的 Cboot 充电时间的看似击穿状态。 BTW 我搜索论坛 UCC27714帖子、但很少、可能是另一个驱动程序线程。
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好 BP101:

    为了澄清这一点、我建议添加一个外部晶体管、其中漏极连接到 EN、源极连接到 GND、栅极连接到 Piccolo。 如果 Piccolo 通过内部上拉复位、则外部晶体管激活并将 EN 钳位至 GND。 我在您提到之前建议过、更改 PCB 太晚了。 我希望这能消除混乱。

    此致、