This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
大家好、
我的客户 将 UCC24612-2连接到了 LLC 电路。 秒 使用辅助导线进行整流。
第一个160ns Vgs 为9.5V、下一个电压低至6V。
输出电压为60V、因此使用辅助导线。
但3kW 大功率需要较大的并联 MOSFET、Rdson 为7m Ω、
并需要高 Vgs 来实现较低的 Rdson。
VGS 6V 过低、无法保持 MOSFET 的较低 Rdson。
这会导致效率较低的整流器。
是否有某种方法来保持高效率、从而使高功率 MOSFET 需要高 Vgs。
谢谢你。
Doi-San、您好!
UCC24612-2 (以及-1版本)的栅极驱动功能使用比例栅极电压调节来主动将 SR MOSFET 漏源极电压调节至大约-50mV。 该技术允许控制器检测 Vgs 何时开始快速下降、同时尝试在低漏极电流下保持 Vds =-50mV。 反过来、这使得控制器能够非常快速地关闭 MOSFET 并防止反向导通。
但是、由于 SR VDS 调节至-50mV、因此将 RDS (ON)降低到极低的值是无用的、因为栅极驱动器将仅降低 Vgs、直到 Vds 在大多数导通间隔内= 50mV。 60V 时为3kW、表示50A 平均输出电流。 以50A 为例、50mV/50A = 1mR 电阻。
一组与 RDS (on)并联的 MOSFET 小于1mR、将被调节为以相当于1mR 的电流运行。
例如、实现0.1mR 的重大过度设计将不会完全有效。 最初、导通时间将在 Vgs = 9.5V 时驱动。 比例栅极驱动仅在检测到下降电流斜率后启用。 但是、对于此功率级别、我怀疑使用了大型封装器件(例如 TO-220或 TO-247)。 这些较大的器件通常具有较高的寄生引线电感、由于 di/dt 下降、这会提前触发关断阈值(请参阅图)。 这种过早关闭可能会导致 SR 中的过度损耗。
对于高功率 LLC 应用、以下思路可避免因封装和寄生电感的影响而过早关闭。 从我们网站上的 TI 商店获取一些 UCC24612-1EVM。 这些 EVM 可与应用中的现有 MOSFET 并联放置、并通过辅助绕组偏置。 它在 SMD 封装中使用了具有19mR 导通电阻和150V 额定电压的较小 MOSFET、电感极小。 由于 EVM RDS (on)远高于 LLC SR MOSFET、因此较小一部分输出电流将流经每个 EVM。 EVM 控制器栅极驱动输出还必须连接到 LLC MOSFET 栅极、并断开或移除 LLC SR 控制器。
现在、EVM 控制器只能在较小的 EVM MOSFET 上检测 SR 电压、而不会因寄生电感而产生明显失真、因此应显著降低 LLC MOSFET 的早期关断并提高效率。 如果该实验运行良好、请考虑将该技术用于 LLC 应用。 它将需要在 PCB 上使用具有可忽略不计封装电感的 SMD MOSFET、并与现有的7MR FET 并联。 如果无法向电路板添加 SMD FET、则可能 IPAK 封装中的 FET 可以改善性能。
此致、
Ulrich
Ulrich - San、
谢谢你。
您能找到哪种 SMD MOSFET 的 Rdson 典型值为=OR < 3.5mohm 且 Vds =OR >200V 吗?
大家好、Doi-San、
我搜索了 Infineon、ST-Micro 和 on-Semi 网站。 只有 Infineon 提供广泛的器件选择、但并非所有额定值都采用 SMD 封装。
Infineon 仅在 TO-247中具有6.6mR 200V 器件、具有高引线电感。 无 SMD。
为什么在全桥配置中使用200V 电压实现60V 输出? 可以考虑150V 部件、甚至是100V 部件吗? 在较低的 RDS (on)下、SMD 封装的可能性更大。 此外、Infineon 在 D2PAK 中具有一个3.9mR、100V 逻辑电平器件(此封装没有漏极电感、但源极电感仍然~5nH)。 它们在1.5~9.3mR 范围内有多种选择、采用额定电压为100V 和150V、驱动电平为10V 的低电感封装。
请通过以下链接查看他们的产品目录: https://www.infineon.com/dgdl?fileId=5546d4625607bd13015621522aa012cb 第83至87页。
它们的 D2PAK-7引脚封装将具有较低的源电感、来自许多并联引线和键合线。 否则、SuperSO8、DirectFET 和 无引线(TOLL)具有最低的封装电感。
此致、
Ulrich
Ulrich - San、
我没有说全桥、它是全波整流。
您可以通过以下方式了解差异:
electronics-Tutorials.ws/diode diode_6.html
实际上、我的客户使用 TO-220 150V 7.5m Ω 最大值 MOSFET。
客户仔细检查了您的尖头电感问题、但结果不是
这种现象只能通过该 IC 的理论来解释。
无论如何、如果我们找不到 TO-220 MOSFET、则最大电压为150V 7.5m Ω Vgs=6V 时的低 Rdson、
你能找到它吗?
如果不是、则 UCC24612不能用于非全桥 LLC 反向。 输出= 160V 3kW (大电流)。
我的客户使用了另一家制造商、结果很好。
谢谢、
H.DOI
大家好、Doi-San、
感谢您提供相关信息。
电压降降至6V 是 IC 的特性、可尝试加快关断速度并延长导通时间。
如前一封电子邮件中所述、较大的寄生电感会导致电压降高于关断阈值、并且通常会导致更早的关断 SR。 一旦 SR 关闭、SR 导通电压就是其体二极管正向压降、它会导致更高的导通损耗。
在该 IC 中、驱动电压被降至6V、而不是保持满 SR 驱动电压、而是保持较低电平、以将感测到的漏源电压调节为-50mV。 通过这样做、MOSFET 将具有您提到的更高压降。 但是、这有助于延长 SR 导通时间以避免体二极管导通、因为增加的 MOSFET 压降会使驱动器 IC 看到更多的负电压并使 SR FET 保持导通。 由于体二极管导通更少、因此增加的导通损耗最终会降低整体导通损耗。
如果我们在 SR MOSFET 上使用全驱动电压、即使 MOSFET 导通时的导通损耗更小、但由于早期关断、体二极管导通可能会增加更多的导通损耗。 最终会出现性能较差的情况。
必应
必应-圣、
您是否尝试使用60V 3.3kW S.R.?
Vgs 立即降至6V。
在正常 VDS 150V MOSFET 上不使用 - Rdson @ Vgs 仅为10V 规格表。
谢谢、
H.DOI