我已经看到 VSEL4似乎在加电期间跟随 VSEL3的状态、之后几秒钟... 如果 VSEL3为高电平、则 VSEL4似乎在加电完成后大约3-20秒返回低电平状态。 此时、输出电压降至较低的范围、然后取决于1.8V 范围内的 VSEL1-VSEL3。
有人可以确认这种行为吗?
我希望确认 VSEL4已正确端接、因为它通过 PCB 中的"隐藏"布线/过孔路径进行连接、因此我将使用此 VSEL3"跟踪"来测试 VSEL4的连接性。
This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
我已经看到 VSEL4似乎在加电期间跟随 VSEL3的状态、之后几秒钟... 如果 VSEL3为高电平、则 VSEL4似乎在加电完成后大约3-20秒返回低电平状态。 此时、输出电压降至较低的范围、然后取决于1.8V 范围内的 VSEL1-VSEL3。
有人可以确认这种行为吗?
我希望确认 VSEL4已正确端接、因为它通过 PCB 中的"隐藏"布线/过孔路径进行连接、因此我将使用此 VSEL3"跟踪"来测试 VSEL4的连接性。
尊敬的 Chris:
它不打算在 VSEL4悬空的情况下运行,而是要查看 VSEL4是否悬空... 从6740 EVM 上的一些测试中、我观察到 VSEL3状态后、在上电期间以及之后的短时间(不到一秒)外到几秒...正如我之前提到过的、我正在尝试查看 VSEL4是否已终止、 VSEL4引脚/焊盘不可用于检查/确认连接。 „,作为获得未端接 VSEL4的测试,我可以在加电期间“VSEL3”摆动,如果连接了 VSEL4, 将会保持稳定/按预期工作... 如果 VSEL4未终止、当 VSEL3被改变时、大约的变化将比预期的变化多800mV。 这仅在加电时进行、仅作为测试。 如果您能看到/确认这种行为,我会感兴趣吗? 我的下一个级别是尝试使用器件、不使用 EVM、并使用晶圆探测站进行探测:-)
Barry
啊、好的。 您的问题通常不是有人会问的问题、因此我感到困惑。
是的、由于引脚彼此相邻、因此需要进行一些耦合。
您说的上电是什么意思? 是输入电压还是 EN 切换? 您能否使用 SW 节点布置波形?
这是当 VSEL4悬空时、VSEL3被切换至1Hz 时 EVM 的行为。 VSEL1/2为低电平、因此 Vout 应为1.8V。 绿色表示 VSEL3、蓝色表示 Vout。
我看不到 Vout 上升到3V、这与 VSEL3/4都为高电平的情况相同。 VSEL3再次变为低电平后、由于 IC 不会灌入电压、Vout 仍保持高电平。
上电序列
-打开 Vin、EN = Vin、
- 处于高电平状态的所有控制线都与 Vin 相连。
这是一个范围快照,有点令人厌恶的解决方案,但它不是 R&S 或 Tek 范围;-)
这是"冷启动"条件、Vin 为0、达到3.6V (我认为)
VSEL3连接到 Vin 以开始、然后断开连接并重新连接到 GND (手动、尽快... 手部附近没有任何 SPDT 开关...
VSEL3由示波器探针加载、1M、12pF。 正如我在其他测试中看到的、这会在 VSEL3处于"浮动"状态时影响状态变化
总之、在这里、可以看到 Vout 为高电平、首先是 VSEL3变为低电平、然后下降一位、稍后大约600ms、Vout 显示 VSEL4使其进入低电平状态。
现在还有几个其他示波器图像,两个冷启动,连续,在一个情况下 VSEL3=GND,在另一个情况下 VSEL3=Vin,显示 VSEL4在冷启动时似乎“跟随”VSEL3 (但并非永远;-)) 这表明 Vout 最初与 VSEL3处于相同的"状态"时与 VSEL4保持一致...
是的、TPS62740 EVM、VSEL4悬空。
VSEL3 "随意"更改;我没有 stinkin"函数发生器... ;-)
如果您直接与我联系、我可以告诉您有关我的应用的更多信息、但在论坛模式下不能说更多了。
在从3.3V 变为2.9V、然后进一步降至2.1V 的情况下、VSEL3状态变化经历的时间似乎是 VSEL4的"充电"时间、这在 Vdd 关闭时间的变化和重复方面确实有相当多的变化。
很高兴听到您看到类似的结果,证实我 不是很疯狂