[参考译文] TPS65910：LDO 输出电压

您好、Zoe、

通常、这非常困难、因为当 Vout 下降时、LDO 会将功率 FET 强导通、以尝试增大电压。 当 FET 导通且 Vin 下降时、您将有一条从 Vout 到 Vin 的放电路径。 FET 的导通电阻约为833m Ω、因此在输出电压为3.3V 和2.7V 时、输出电压与输入电压之间的电流为~700mA。

您需要一个非常大的电容器来保持此电压。 如果您希望在10ms 内只有100mV 的压降、则 C = I * dt/dv = 70mF。 这可能不现实。

我正在向设备所有者寻求帮助、看看他是否知道您可以如何实现这一点。 一个想法是禁用 LDO、但输出端有一个400欧姆的下拉电阻器、我不确定是否可以禁用它。

系统是否需要在低至2.7V 的输入电压下运行？ 如果只是为了确保在 PMIC 打开时提供闪存、您可以尝试实施一种方法、在输入电压低于3.3V 之前禁用 PMIC。 这可以通过对输入进行一些监控来完成、例如微控制器的 ACD 或电压监控器。

此致、
Karl

佐伊

另一种选择是添加小型单轨监控器来监控输入电压。 可以监控5V 的输入电压、或者可以监控9V 或12V 的上游输入电压、以更早地检测到电源下降。

监控器的输出可连接到 GPIO 或处理器的硬件定义的 nRESET 引脚、该引脚将触发关断序列。 这是许多 PMIC+处理器设计中相对常见的实现方案、而监控器已专门为此目的集成到许多 PMIC 中。 TPS65218D0使用 PFI 和 PFO 引脚、而 TPS65023B 使用 PWRFAIL_SNS 和 nPWRFAIL 引脚。

谢谢、
Brian