您好!
正如我在下面的主题中所报告的、 我使用400kHz 的0.2uH 测试了 TPS568215。 我在这种情况下遇到了一些问题。
https://e2e.ti.com/support/power_management/non-isolated_dcdc/f/196/t/710782
最后、我发现此问题的根本原因是低侧负电流限制。
但数据表仅定义其典型值。
您能告诉我 I_OCL (低侧负极)的最小值/最大值吗? 我需要它来决定电感值。
此致、
OBA
This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
您好!
正如我在下面的主题中所报告的、 我使用400kHz 的0.2uH 测试了 TPS568215。 我在这种情况下遇到了一些问题。
https://e2e.ti.com/support/power_management/non-isolated_dcdc/f/196/t/710782
最后、我发现此问题的根本原因是低侧负电流限制。
但数据表仅定义其典型值。
您能告诉我 I_OCL (低侧负极)的最小值/最大值吗? 我需要它来决定电感值。
此致、
OBA
您好、Oba、
遗憾的是、我们没有数据。 请注意、电感通常也会有20%的变化。
对于 IC 的最小电感、您应考虑的电流应大于负电流限制。 由于电感较小、电流纹波将更大、因此您需要更大的输出电容器来获得适当的输出纹波。 由于 RMS 电感器电流较大、效率较低。 峰值电流也更大、需要考虑峰值电流限制。 顺便说一下、您的最大输出电流是多少? 此外,为了确保环路稳定性,您选择的 L*C 应在建议的 L*C 范围的限制范围内,即1.2u*100u 到1.2u*500u (在您的情况下)。
我是否可以知道您为什么要使用这样小的电感器?
你(们)好
感谢您的回复。 很抱歉我的回答很晚了。 我需要一些时间来了解 您的答案、尤其是数据表中的第7.3.1节。
我仍在努力了解技术背景。
我阅读 数据表中的第7.3.1节。
根据该部分、控制环路似乎具有 LC 双极点和纹波注入零。
纹波注入零位置取决于开关频率。
LC 双极点应足够接近此纹波注入零,以便可能将相位延迟保持在90度左右直到过零(我不确定实际过零的位置…)
另一方面,关于8.2.1.4的表5,我有一些问题。
1。
为什么所有 Cout (MAX)为500uF、5.5V/1200KHz 情况除外?
该值来自哪里? 我觉得这不是来自7.3.1中所写的控制环路理论。
2.
为什么 Cout (min) 88uF 适用于许多情况?
该值来自哪里? 我觉得这不是来自 7.3.1中所写的控制环路理论。
3.
我了解表5中所有这些 LC 值的双极点位置与纹波注入零不是很远。
但我无法理解这些范围来自何处。 您能否更详细地介绍一下如何考虑该范围?
此致、
OBA
您好!
谢谢。 我还有一些问题。
1。
因此、当使用表中的 L 和 C 时、它们具有多少相补角?
2.
在每种情况下、计算相位裕度的7.3.1理论是否无法提供更多详细信息?
如前所述,它仅显示基本概念,不显示直流增益等详细信息。
我们无法计算或模拟每个自定义案例。 我们还需要考虑电容值漂移 、如老化等
3.
除了灌电流限制和这个控制环路外、L 和 C 选择还有任何其他特殊限制。
此致、
OBA