尊敬的团队:
此 E2E 帖子可让您与我们的客户建立联系。
我们的客户 面临的问题 是、即使在甚至未打开/关闭 FET 的 PCB 启动期间、器件也会出现 VDD/GND 之间短路的随机故障。
我们已通过电子邮件转发原理图/范围图、希望您可以通过此 E2E 帖子直接为客户提供支持。
此致
Martin
This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
尊敬的团队:
此 E2E 帖子可让您与我们的客户建立联系。
我们的客户 面临的问题 是、即使在甚至未打开/关闭 FET 的 PCB 启动期间、器件也会出现 VDD/GND 之间短路的随机故障。
我们已通过电子邮件转发原理图/范围图、希望您可以通过此 E2E 帖子直接为客户提供支持。
此致
Martin
尊敬的 Edthan:
感谢您的快速回复。 我们尝试在电源的斜升时测量通过输入引脚的电流、这非常低/不可测量。 我们使用了一个新器件进行测量。 打开 PWM 后、我们认为器件已经从第一个周期开始损坏(无输出)。 测得的最大电流为75mA~8ns (使用 TCP0030 Tek 探针测得)
添加限流电阻器(120欧姆)后、器件似乎能够承受、输入引脚上也启用了 PWM。 在这种情况下、测得的峰值电流为+35mA/-50mA~8ns。 我们注意到、当 PWM 信号处于活动状态时、持续电流约为10mA。 230kOhm 的集成下拉电阻无法解释这一点。 是否对此电流进行了说明? 我们将尝试测量限流电阻器上的压降、以确保电流探头不会给出错误的读数。
数据表还提到输入引脚上的 dv/dt 限制为2V/ns 或15V。 尽管我们似乎需要一个限流电阻器、但超过15V 时、不会超过2V/ns。
使能引脚未捆绑(使用集成上拉电阻器)。
在 https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/969567/ucc27531-the-device-broke-even-if-the-vdd-is-below-32v 之后 、我们看到可能存在有关电源电压升高的问题。 这是否意味着我们需要限制 dv/dt? 此处适用的要求是什么?
您好、Edthan、
在 VDD/GND 短路旁边、我们注意到许多器件不提供输出。 在我们添加了一个100欧姆的限流电阻器和470pF 的滤波电容后、器件不再发生损坏 。 我们在20个器件上进行了连续 4天的寿命测试、没有任何故障。
输入引脚电流是否有额定值/限制值? 我通过差分模式电压测量(在限流电阻器上)测量了电流、但它确认了与我们之前测量的形状/幅度相似。 遗憾的是、100欧姆对于我们的应用来说太高(开启/关闭偏斜和传播延迟需要较低)、因此我们仍需要在此处进行一些调整。
提前感谢您、
此致、
Marco Drabbe