[参考译文] LP8860-Q1：EMI 问题

您好、Dongbao、

感谢您推广 LP8860-Q1并与我们取得联系。

您可以在多大程度上提高 EMI 可能会受到一些限制、但以下(下文)是过去成功实施的一些注意事项、有助于将 EMI 水平降低到可接受的水平：

栅极电阻器 BOOST_DRIVER_SIZE[1：0]和 FET 选择。 以下是我首先要考虑的三个方面：

(i)从原理图中可以看到您使用的是10欧姆栅极电阻器(用于升压 FET)。 该值是一般建议值、但一些客户成功地使用了稍高的值、而不会影响性能(正如您在另一个极端并将其提高到过高时所预期的那样)。 如果可以接受略高的 FET 电阻器(而不是高损耗)、这有助于提高 EMI 性能。 此级别的评估通常由客户完成、可能会大有帮助。
您的客户是否探索过此选项？

(ii)可使用的另一个选项(隔离式或与上述注意事项结合使用)是通过选择 BOOST_DRIVER_SIZE=00寄存器的最低可能值来选择最小最大栅极灌电流/拉电流。 过去、一些客户也成功地实现了这一目标、并帮助他们满足 EMI 要求、从而在效率上做出了一些牺牲。
您的客户是否探索过此选项？
决策应基于栅极电荷(NFET)考虑事项(基于基准测量)。
根据 EEPROM 设置、似乎您使用的是最高 BOOST_DRIVER_SIZE 设置。

(iii)选择具有相对较高栅极电容的 FET 和具有更好电感的封装也可能有所帮助。 我知道这会有一些限制。

在下面找到有关这三个要点的摘要(前两个要点很重要)。

2. PCB 布局：
除了上述内容外、PCB 布局也可发挥作用。 尽管假设客户遵循了良好的 PCB 布局规范和/或 EMI 要求过于严格、但可能需要重新评估重新优化 PCB 的返回值、因为相当体面的 PCB 布局通常无法通过调整来实现预期的 EMI 性能。 是否已审查 PCB 布局以确保良好的环路和 EMI 注意事项？

3.EMI 缓解/降低电路：
为了提高 EMI、还考虑了其他哪些电路？
有关更多详细信息、请参阅以下链接
www.ti.com/.../snva813.pdf

>>>
以上第1点摘要：
1。 栅极电压上的振铃可以通过以下方式得到改善：
(a)增大栅极电阻器的值(一些客户在不牺牲性能和良好 EMI 改进的情况下成功尝试了高于10m Ω 的电阻)。
(b)选择由 BOOST_DRIVER_SIZE=00定义的最小最大栅极灌电流/拉电流(0.4/0.45A)
(C)选择具有相对较高栅极电容和更好寄生(L)封装的 FET。
>>>

现在、在被动选择(CIN 和 COUT)方面：正确的选择显然取决于您的设置、条件和要求。 数据表提供了一些一般性建议、主要取决于您的特定条件/要求、可能会有一些灵活性。 例如、根据输入信号的质量、您可以放宽一些 CIN。 COUT 的最佳值将取决于可接受的 VOUT 纹波值和稳定性注意事项。 与 CIN 相比、放松 COUT 通常更具挑战性、但最终、使用您的条件进行的稳定性测量和纹波测量将决定您是否可以安全地将 COUT 偏离数据表的一般建议。

我希望这对我们有所帮助。

此致、

David