• 状态 Resolved
  • 已锁定 已锁定
  • 回复 12 回复
  • 订户 0 订户
  • 视图 308 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TPS3802：Vdd 的上升时间

admin
Guru**** 2387080 points
Other Parts Discussed in Thread: TPS3802
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/683170/tps3802-the-rise-time-of-vdd

器件型号：TPS3802

你(们)好

我的客户评估了 TPS3802K33。
但当 Vdd 的上升时间为4.4ms 时、在没有延迟时间的情况下输出复位信号。
是否有指定的 Vdd 时间正常运行 TPS3802K33？  

此致、
横田洋三
  • 0
    TI__Guru**** 2387080 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    你好、Takahiko、

    当 VDD 低于标称值时、/RESET 输出应尽快降至0V。 但是、当 VDD 高于阈值时、/RESET 输出应等待延迟时间、然后再变为高电平。 芯片在您的应用中是否如此工作？

    Kai
  • 0
    TI__Guru**** 2387080 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好、Kai-San

    感谢你的答复。
    /RESET 输出为高电平、在 Vdd 激发 Vth 之前没有延迟时间。
    此问题仅在首次激活电源时发生。

    此致、
    横田洋三
  • 0
    TI__Guru**** 2387080 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    横田洋三，

    在 VDD 达到1.1V 之前、复位输出未定义、并且在 VDD 加电时可斜升至0.2V。 这是您看到的吗？ 请提供示波器捕获以显示问题。 谢谢！

    Michael
  • 0
    TI__Guru**** 2387080 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    你(们)好

    我连接了波形。
    我想直到 VDD 达到1.1V、没有未定义的时间。

    e2e.ti.com/.../TPS3802.pdf

    此致、
    横田洋三
  • 0
    TI__Guru**** 2387080 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    你好、Takahiko、

    /RESET 线路是否同时由另一个芯片的输出驱动？

    Kai
  • 0
    TI__Guru**** 2387080 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好、Kai-San

    不可以、/RESET 线不会同时由另一个芯片的输出驱动。

    此致、
    横田洋三
  • 0
    TI__Guru**** 2387080 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    横田洋三

    我看不到任何问题。 这是一个推挽器件、这意味着当 VDD 高于 VIT 阈值时、RESET 会拉高至 VDD。 当您增大 VDD 时、由于 VDD > VIT 时 RESET = VDD、复位"高电平"电压也将继续增大。 我可以看到、在 RESET 信号上的初始斜率之后、复位的时间会拉高。


    Michael
  • 0
    TI__Guru**** 2387080 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好、Michael、

    TPS3802提供一个/RESET 信号、而不是复位。 因此、在上电期间、在 VDD 达到1.1V 后、/RESET 信号应变为0V、并在变为高电平之前保持380ms。

    Kai
  • 0
    TI__Guru**** 2387080 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    Kai、

    你是对的。 我误读了信号。

    横田洋三

    您能否提供应用原理图？ 是否有任何东西连接到/RESET 引脚？

    Michael
  • 0
    TI__Guru**** 2387080 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    大家好、Michael San

    感谢你的答复。
    原理图是客户的机密信息、因此我无法附加原理图。
    我可以通过电子邮件将其发送给您吗？

    此致、
    横田洋三
  • 0
    TI__Guru**** 2387080 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    大家好、Kai San Michael San

    我向我的客户确认了这种情况。
    CPU 的复位终端可能具有高逻辑电平、因为锁存会在 CPU 上电序列时发生。

    此致、
    横田洋三
  • 0
    TI__Guru**** 2387080 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    横田洋三

    是直接发送至 michaeldesando@ti.com

    谢谢。

    Michael