[参考译文] UCC27714：HS 具有体模跳转至 HO

您好、Don、

这实际上不能回答我的问题     、即为什么两个图腾柱 FET 都与其他供应商的驱动器反向、或者 HI/LI 在这方面是否期望反相 PWM 信号？

LO 输出似乎并不总是产生 HO 输出(CH2)始终 指示 LI 存在下降沿输入的脉冲。  设置示波器来捕获 LO Ton 上升 脉冲是非常随机的、以便在 CH2上捕获这些脉冲 、这就好像 HI/LI 输入是反向 的、但它们却不是这样。 但它仍然不能解决 LO 如何影响 Cboot 放电周期的问题。 HS 输出上的 Cboot 放电没有斜率。 如果 HI/LI 上不需要反相 PWM、那么该 IC 可能只是有缺陷。

我打赌一堆芯片 其他供应商的栅极驱动器在存在非反相 PWM 信号的情况下能够正常工作、所有 3 个 UCC 驱动 器在任何级别上都无法正常工作！

UCC27714栅极驱动器似乎需要互补输入信号 HI/LI 才能正常工作。 无、UCC27714数据表中任何此类事实均未通过信号图中的数字加以阐述或表达或以其他方式加以说明。 事实上、时序图图图图图1/39看起来都表示 MCU 能够生成的典型 PWM 生成信号、此处没有互补驱动信号。

TIDA-00778工程师可能会利用 Piccolo DSP 生成正弦波形来驱动 UCC27714 (HI/LI)输入、从而使行为发生冲突。 然而、另一名工程师根本不承认 UCC27714、与其他制造商的栅极驱动器有重大区别、因此比完成时还高得多、他们还拥有类似的营销点。

可能需要将 HO 或 LO 反相以使 UCC27714相信 HI 或 LI 正在接收 互补输入信号。 例如 UCC2895图14表示正在生成通用知识、但(事后)在 UCC27714数据表披露中表示。

您好 BP101：

数据表的表3中显示了逻辑输入。  唯一的限制是 UVLO、如果自举放电或使能端处于低电平、UVLO 可能会跳闸。 我想知道问题是否是 UVLO 跳闸？

似乎有证据表明、如果 HI/LI 输入在 PWM 运行的任何点都不能保持互补、表3是完全无效的。

如果在 Cboot 充电过程中任意发送到 HI/LI 的 PWM 脉冲宽度大于2us、则 Q 还会失去对 HO 的控制、从而导致 MCU POR 事件。 或任何超过2us 的 PWM 脉冲宽度驱动 Cboot、在 24V 直流 电源供电时、直流电压峰值超过90vdc。 通常、LI 脉冲不能被示波器捕获、但会导致 HS 在 HO 上下降一个脉冲、这很明显是通过  高侧 NFET 漏极 B+电源轨实现的。

这三个栅极驱动器存在严重错误、在捕获中产生相同的病假波形。 怀疑一个 Cboot 未充满电、并且脉宽设置为非常低、以避免 MCU POR 事件。 UCC27714似乎无法处理合作伙伴半桥接、在这种情况下、半桥的任一部分(HI/LI)中只有一个接收 PWM 驱动信号、因为另一个输入保持低电平。 更不用说说、当 HI/LI 被限制在大于100脉冲时、声称是同类产品中最佳的可能与 HO 在下方的捕获中跳转到 B+电源轨有很大关系。

[引用用户="Don Dapkus"]唯一的限制是 UVLO、如果自举放电或使能端较低、UVLO 可能会跳闸。 我想知道问题是否未引发 UVLO？[/引述]

几周前曾怀疑过、 但 HS/HO 引脚上的 Cboot  在 Cboot 充电 和 HS/HO 13.6V 至 GND 之前具有0v 电势。 此外、如果 UVLO 跳闸、如何  产生 PWM 波形 、甚至 会像上述 捕获中显示的那样生病？

或许让 TIDA-00778工程师根据   我们在 PCB 布局上遵循的栅极驱动器设计指南、在 Piccolo MCU 上测试梯形 DSP 波形。 唯一的区别是 COM 引脚5直接连接到 AGND 与低侧 NFET 分流器的顶部。  

正如 UCC2895图14中所述、我重新生成了互补信号。

问题是 UCC27714 HO/LO 脉冲宽度不在 HI/LI 驱动脉冲信号<100ns 或 >2us 脉冲之后、而不会导致 Cboot 像不受控制的电压发生器那样工作。 尝试通过 LO 侧为 Cboot 充电会导致 HO 跳转至电源轨并将尖峰发送到 B+。 即使不通过 LO 对 Cboot 充电 、也有太多来自 Cboot 的 PWM 垃圾通过 高 侧 NFET 通过 HS 被扔到 B+。   也许数据表公式显示的 Cboot RC 时间常数大约为0.12uf、但 TIDA-00778工程师 选择  了1uf 来补偿未知因素。 我们目前 使用1uf Cboot 与其他 栅极驱动器、但不会出现过冲问题。 因此  、在    进行大规模生产之前、TI 如何在不进行内部校正的情况下发布具有这种奇怪行为的 UCC 设计仍有疑问。 另一 个关键项目是接近1%占空比 的慢速衰减。通过 UCC >100ns 脉冲限制无法实现 NFETS。 UCC 数据表还声称 可实现0-100%占空比 、但在 500ns LO 脉冲宽度下扼流圈效果不佳、并在此  过程中驱动80V-90V B+尖峰。 UCC HO 电 荷泵运行不正常、出于某种原因、即使在200ns LO/HO 脉冲下也会像高电压发生器一样运行。

奇怪的跳过初始 Cboot 充电周期会产生更好 的波形、但在 PWM 驱动的前2500us 中、HO 脉冲宽度在2us 以上仍然无法控制。 我们通过软件检查   前一个 PWM 周期的高侧驱动来控制动态死区延迟。  在  3 个发生器输出控制寄存器中检测到 HI 下降沿后、通过 MCU 延迟发生器将死区时间附加到 LO 侧。 在  输出周期中、将启用或禁用特定1/2电桥的 DB 发生器控制功能。 执行 此类停止 会击穿、并已通过其他 栅极驱动器的全面验证。 实际上是 为 FAN73901而设计的、 最后一分钟在看到  TI 的具有看似出色控制功能的4安培 IC 栅极驱动器后决定使用 UCC。    

[引用 user="Don Dapkus"]。 请阅读第8.2.2.9节 LO 和 d/s 的 HO 过冲和下冲 这可能会导致 UCC27714[/QUERP]上的不稳定触发

在 PWM 的前几个周期中、HO 过冲如何发生、除非脉冲宽度远至宽。  听起来 有点疯狂、因为在高电压下会发生典型的过冲、其中(dv/dt)发生在 HS 输入端。 如果 UCC 施密特触发器如此敏感、    则它们在 TIDA-00778的300Vdc 条件 下工作得非常好、且基本采用相同的硬件配置。  IGBT 具有 NFET 前端、同样容易发生过冲。 因此、在我看来、电荷泵 在这个问题上的怀疑程度比任何其他问题都要高。

BTW：捕获 CH1左侧的脉冲是 Cboot 电荷脉冲、这是错误的。 它们实际上是在最左侧5ms Cboot 脉冲之后触发的单个代码的几个周期。 因此、在 Cboot 之后出现的单个代码会将 HO 驱动为 B+、就像在 HO 尝试驱动 NFET 时 Cboot 丢失或被充电一样。 LO 正在驱动脉冲 CH2、这让我认为这是一个 Cboot 充电周期、但这是  最左侧的正弦波形状
 
UCC 几乎看起来是 LO 侧 NFET 体二极管的自充 Cboot 电荷、不需要充电。