请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：TPS2411 主题中讨论的其他器件：TPS2410、
你(们)好
这是我们的应用程序：
当我们通过跳线短接 ORing MOSFET 漏极和源极(相当于短接引脚 A 和引脚 C)时。 我们发现 GATE 不能为高电平，并且 FLTb 引脚在启动期间变为低电平。 我们知道不应提供任何栅极、但我们不理解为什么 FLTb 变为低电平、这意味着存在故障。
-
以下方框图中的“开”是什么意思？
-
为什么当我们短接 ORing FET 漏源极时 FLTb 变为低电平？ 请尝试解释方框图上的基础。
