This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] LP8860-Q1:将 VDDIO/EN 引脚设置为0V 的最短时间是多少?

Guru**** 2454880 points


请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/672796/lp8860-q1-what-is-the-minimum-time-to-set-the-vddio-en-pin-to-0-v

器件型号:LP8860-Q1

有一个 VDDIO/EN 引脚、将这个引脚保持在0V 的最短时间是多少?
目的是确保针对上电/断电等进行可靠的复位
请告诉我是否有上升的顺序。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    Yamanouchi-San、

    LP8860的 EN 输入滤除时间短于~10us、因此请确保 EN 信号的关断时间长于10us。 否则、EN 输入信号将在关断期间被忽略。 对于 EN 输入的导通时间、它应该为高电平、直到升压软启动完成并且 LED 灯打开以完成加电序列、因此至少使用超过100ms 的导通时间。
    希望这对您有所帮助、
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    非常感谢!