[参考译文] LM5105：用更高的频率进行数学运算

Marcel、您好！
感谢您考虑将 LM5105用于您的设计以及您对 TI 半桥驱动器的关注。 我是一名支持此器件的应用工程师、将努力解决您的问题。

在查看开关参数中的数据表时、我看到前四个列表显示了不同 RDT 值的传播延迟、无或接地、10K 和100K。 电阻为10k 时、传播延迟为标称值100ns、引脚接地时为26ns。 信号之间的死区时间、DT1和 DT2为80ns、RDT 设置为10K。 因此、由于器件固有的传播延迟、死区时间会有一些损耗。
但这并不能解释您认为没有死区时间的评论。

您能否提供设计的详细信息以帮助我们了解该问题？ 确认500kHz 的工作频率和 HO 输出的预期占空比范围。 95%是最大占空比吗？

驱动器在占空比低于95%时是否按预期工作、LO 输出上的导通时间会有所缩短？
您能否提供具有各种工作占空比的 IN、LO、HO 和 HS 的示波器图？ 一个显示您提到的95%的条件、另一个显示占空比较低、LO 有时间切换的情况。 由于每个边沿之间有100ns、因此应在75%占空比下记录、以确保应有清晰的死区时间和 LO 导通时间。

此致
Richard Herring

尊敬的 Marcel：

感谢您询问 LM5101并欢迎使用 e2e。 使用此设备与应用工程师进行即时交流、并将为您提供帮助。

由于 FET 被熔断、驱动器可能会损坏。 更换部件时、此问题是否消失？ 如果是、则器件可能会损坏、DT 不是根本原因。

有多种方法可以实现击穿。 首先、由于不应发生这种行为、因此应始终在 HO/LO 之间有一个 DT。 因此、我想查看 HO-HS、LO-GND、RDT、VDD 的范围。 (要确认这是问题所在)您能否同时向我展示 LM5105和 FET 的原理图。

作为次要可能性、我还注意到数据表示例与您的参数类似、但它们使用100kHz@95% Fsw、而不是500kHz@95%。 这可能会限制最小 LO 导通时间、从而防止 HB-HS 自举电容器完全充电、从而在电压低于 VDD 的情况下驱动 FET、可能处于线性区域。

谢谢、

很抱歉回答这个问题、但我度过了一个非常紧张的星期。

我们还做了一些检查，发现了以下情况。 如果 PWM 介于5%至90%之间、则存在正常的死区时间。 但如果达到94%、死区时间会突然消失。

在这里、您可以看到栅极信号。 蓝色表示底部、黄色表示高侧。 它们有点小、因为我们插入了一个与二极管并联的3.9欧姆电阻器、以拯救我们的系统。

在第一幅图中、一切都很好、死区时间就在那里、一切都很好。 大约92%的 PWM

在第二幅图片中、我们上升到94%、不仅高(向下)和低(向上)之间的死区时间消失、而且高侧栅极的宽度也再次增大。

到目前为止、我们已经来了。 我们将进一步调查、但也许您可以稍微解决这个问题。

已确认500kHz 频率

确认最大95%占空比

它可以在5%至92%的范围内正常工作

其他要点：

如果您访问 LM5105主页、他们会告诉您它有10ns 的上升和下降以及2A 的峰值电流、但如果您在数据表中看到、它只有15ns 和1.8A 的峰值电流上升和1.6A 的峰值电流下降。 而是在 HP 上将传播延迟写入35ns、但数据表中的典型值为26ns。

www.ti.com/.../LM5105

www.ti.com/.../lm5105.pdf

尊敬的 Marcel：

感谢您的更新、不用担心、花时间吧。

在500kHz 输入频率下、并将 LO 占空比增加到95%、因此减小 HO 最短导通时间 LM5105会牺牲 LO 死区时间(或示波器光标中显示的时间)、而较长的 HO 导通时间会产生最小 HO 的影响。 在此期间、我想确认输入在做什么。

如果这是一个降压... 这可能来自 VOLV*Second 平衡，克服最小系统 DT + HO 导通时间。 在不考虑死区时间的情况下、5% HO 导通时间(95%直流)@ 500kHz 下的半桥可产生100ns (或5%周期)或转换器切换高侧以产生所需输出所需的最短时间。 HO 死区时间增加100ns、最大占空比变为90%。 90%之后的任何其他 LO 导通时间都将使下降纹波增加得太多，需要有更大的正向纹波，这意味着电感的伏秒平衡需要更多的导通时间。

您也可以在这段时间内对 RDT 上的电压进行测量吗？ 如果 RDT 上的噪声过大、则可能需要旁路电容器。
-您指的是引导二极管或反并联栅极关断二极管是什么二极管？
感谢您告知我们 HP 错误。 数据表是正确的数据表。 我将把它固定为正确的峰值和典型值。

谢谢、