[参考译文] UCC27714：低侧驱动 Cboot 振荡 HO 输出

您好 BP101：

感谢您的提问。

因此、在开关之前、您的 A 相开关节点似乎在13V 左右浮动、正如我们之前看到的。 然后、当您切换低侧时、它会上升并钳制到24V、然后在24V 和~10V 之间反弹、直至强制 MCU POR。

我很想在这个事件期间以较小的时间刻度看到 HO-HS 电压、我们可以在这里看到单个开关。 此外、您能否发布具有自举电容器和电阻器值的驱动侧原理图？

此致、

John

尊敬的 John：

我是否可以对整个原理图 PDF 进行 PM 以便您也可以看到 VDD 电源？

我能够调整 预充电脉冲宽度、产生面向 接地的105ns 下降沿脉冲。 HI 驱动器保持为 false 并且所有三相 LO 脉冲105ns。 原始脉冲宽度边沿下降到50ns 附近、从未引起过这个问题、事实上我捕捉到 UCC 只产生50ns 脉冲1次。 奇数部分是 UCC 不会重复产生50ns 脉冲。 当大多数设计注意事项都得到遵守时、很难想象 UCC 的运行状况会如此糟糕。 也尝试产生更宽的脉冲(200ns)、但它看起来 更具破坏性。 回想一下、 当12.5kHz 预充电脉冲宽度 设置为1% PWM 占空比时、过去产生的预充电脉冲为30ns。

因此、UCC 为何被限制在100ns LO 并在 TIDA-00778中仍然正常工作更是个问题。    TIDA 工程师应该报告的24V 开关电源从即使是100ns 的脉冲中断、更不用说 用 线性300Vdc 电源进行了测试？ 在  任何新设计中、在进行低电压测试之前、切勿首先在高电压下测试 PWM 驱动器、这将暴露出我在这里报告的这种迫在眉睫的灾难。  Cboot 充电周期中的直流电源总线中断量令人憎恶！  即使是并联 的680uf 电容器 也无法阻止 即将到来的浪涌。

然而、当 LO/HO 应完全根据数据表忽略该脉冲时、则订购一个50ns 脉冲宽度产生相同的100ns 脉冲。 在将预充电脉冲宽度100ns 更改为接地后、很难想象 ADC 24V 总线电压会从220mV 变为大约-6V。  MUC 通常会在100ns 返回13v 时立即执行 POR。

器件值基于 TIDA-00778和数据表的应用部分 Rboot 3.3ohm、Cboot 1uf。  

浪涌 是通过24V -13v 或24V 到0v 产生脉冲的方式发生的。 UCC 不 会在最初的几个脉冲中重复产生小于150ns 的脉冲。 周期设置为50us，根据 源代码文本，脉宽(3000/245*60MHz)或0.2us 及以上(3000/100+1*50MHz)应在几个不同的 PWM 频率下产生1%的占空比。

尊敬的 John：

很抱歉、您收到了这么多信息、也许您有更好的方法来预充电 Cboot、但不会导致直流总线电压尖峰太大？ 捕获预充电设置为20ms、但绝不会在 MCU POR 事件停止其死区之前到达这么远。 红色波形通过120m Ω 铁氧体磁珠串联监控24VDC 总线电压至总线电压：+24V_(o)_510k - 510k --- 迹线--- 6.8k 接地、0.1uF 陶瓷电容器接地、在 MCU 附近去耦。 不确定黄色尖峰为什么会在 POR 事件发生附近上升、但负 红色尖峰是致命的。  

BTW：高于 HO 的栅极驱动捕获不是由 MCU 指示为低电平、而是由 MCU 指示为低电平的 LO 进行放电、以及电流路径高侧 FET 20k 栅极至源极。 在想知道那里发生了什么之后、必须考虑这一点。

下面是另一个奇数捕获、请注意、与 MCU 有 POR 事件一样、在末尾发生@500kHz 的零星振荡。 必须想知道 HO/HS 20k 关断电阻器是否会导致这种情况、因为它不在 FET 栅极上。 并联 FET 所需 的20k 关断 在 UCC 引脚 11、12之间放置、其中16V 齐纳 二极管并联到20k 、将 GS 电压限制 在 FET 20V 最大值以下。 当 向 HI/LI 提供短 PWM 占空比时、并联 FET 的 TINA PWM 瞬态分析未指示此类振荡。

您好 BP101：

查看数据表第6.6节"时序要求"、标称 Ton/Toff 为40ns、这可能是50ns 输入和100ns 输出的原因。 虽然在查看数据表的第7.4.2节时、我确实看到了混淆、但数据表的版本 B 中对此进行了更新。

仅为了给自举电容器充电、在启动时打开 LO 大约15-20us (5*R*C = 16.5us)是否更容易？ 假设上述值为3.3 Ω/1uF、这应确保足够的 CB 充电时间。 在 Cboot 充电时间方面、这也应该比在1%占空比/20kHz 下运行 LO 快。

此外、当 HO 为低电平时、它被内部拉至 HS。 当 LO 为高电平时、HS 通过低侧 FET 拉至接地- HO 遵循。 那么 HO 通过 UCC 而不是20k G-S 电阻器拉至接地。

此致、
John

[报价用户="John Geiger"]启动时，打开 LO 的时间可能会更容易一些，大约为15-20us (5*R*C = 16.5us)？[/报价]

其他情况会导致 HO 输出的谐波崩溃或自触发、仅在发现的 Cboot 充电周期期间。 在  安装 PFC 电路时、LO 在整个充电周期内保持低电平、如下所述。 很幸运、PFC 能够缓解崩溃情况。 我注意到 LO 在 整个充电周期内保持低电平、起初无法理解这是如何发生的。

因此、可以在 UCC 引脚上直接使用20k/zener、不会导致寄生振荡？ 这部分设计是全新的、在 我们的原型中、它曾经位于栅极驱动电阻器的另一侧。 在 Infineon 关于并联 FET 的技术简介之后、我们才提出了直接放置在栅极引线上的齐纳二极管会导致振荡的问题。  由于逆变器 PWM 的 TINA 瞬态仿真图未指示发生振荡 、但 占空比大于1%且固定、因此位置似乎正常。  似乎还记得、较大 的充电脉冲宽度会导致 Cboot 充电的前5ms 内产生过多的电流消耗、尤其是在50Vdc 以上的高电压下。

您好 BP101：
如果 PWM 占空比是可调的、是否可以在启动时延长占空比、以便以最少的周期为 CB 充电？ 希望能够缓解这些尖峰、或至少减少尖峰的数量。

只要您的 VDD 保持低于齐纳反向击穿电压、在输出上使用20k/zener 电路就可以正常工作。 如果您的 VDD 过冲并在齐纳二极管中导致过流、这将不是理想情况。 较大的 PW 不应消耗过多电流、因为 CB 应充电相当快。

此致、
John

尊敬的 John：

[报价用户="John Geiger"]更大的 PW 电流不应消耗太多电流、因为 CB 应充电得相当快。

尝试使脉冲更宽几次后 、由于  Cboot 在 LO 关闭时充电、HO 在150us 后仍然打开。 现在很明显、在 MCU 故障检测将高侧 B+接地之前、HO 以某种方式开启。 这就是 在启用 EN 后、在150us 的 Cboot 期间导致大尖峰的原因。

[引用用户="John Geiger"]只要 VDD 保持低于齐纳反向击穿电压、在输出端安装20k/zener 应该可以正常工作。[/引用]

齐纳 VzMax 大约为16.04v、并依赖 HO 内部输入电阻将电流限制为200mA @VR12ua、VDD 大约为14.4V UCC 引脚 7和

每当 EN 被提升时、150us Lo 关闭后、HO 在  Cboot 充电周期期间似乎从10V 上升到24V。  这似乎会在 LO 关闭时将高侧 FET 接地、但可能只是 Cboot 在150us 后充满电？ 这种行为似乎与使用 其他栅极驱动器获取完整的 Cboot 电荷始终需要35mS 或更长时间的时间不符。 MCU 故障保护开始时为200us 、 充电周期可能会更长、如上面的捕捉所示、禁用故障保护时 。 这导致 了在  开环换向开始之前、50-200kHz 过压振荡会锁定 MCU。

这些栅极驱动器由于某种未知原因而损坏、或者 已在此处发现某种勘误表。  

看起来很好的证据表明、当 Cboot 从 LO 脉冲充电时、HO 保持活动状态。  然后 HS 应保持在接近接地的位置、不会像现在那样返回 B+。

尊敬的 John：

3个闸极驱动    器似乎彼此交战、因为 HO 似乎直接受 Cboot 电荷量的影响、因此 Q 似乎对 HO 失去了控制。  这似乎是 UCC HO 结构的设计问题、或者 相对于 其他供应商栅极驱动器在 Cboot 充电周期中的性能、所有3个驱动器都有缺陷。

最后，中间1/2桥似乎是其他两个伙伴的罪魁祸首。 由于 未知原因、中心1/2电桥在 Cboot 充电周期内将 HO 上升至 B+。  之前的捕获是通过负载连接获得的、事后观察可能比其他的更经常地掩盖1/2电桥故障。  无论采用哪种方法、即使未连接负载、3都报告过压故障、这可能是由于 Cboot 充电期间 HO 的突然跳转所致。

尊敬的 John：

上面的捕捉发生在第2个、第3个 UCC 上、奇怪的是第1个 UCC 上、电桥 被卸载。 Cboot 充电周期似乎充当 倍压器 、进入高频振荡 通常会  将24V 提升至90V 或以上、从接地提升至 B+。    当进入 HS 的 Cboot 充电脉冲宽度变得更宽(例如2us 或更高)时、更 宽的脉冲 LO 开启脉冲会使情况发生夸大、HS 电压的幅度就会变得更严重。

不知怎么说、UCC 电荷泵的作用类似于电压发生器、而不是始终钳位到 VDD 的浮动(稳压) HO 电压。  充电泵浮动电压 HO 输出在出于 任何原因对 Cboot 充电时变得高度不稳定。 我怀疑寄生振荡被允许 施加 HO 栅极架构、因此 Q 在非常 高的频率下失去对 HO 的控制。

您好 BP101：

第一个 UCC 看起来是什么样子的？ 当 HO 从 GND 转换到 B+时、您是否可以通过任何方式以较小的时间刻度采集数据？ 您是否还可以使用另一个通道监控 HS？

此致、
John