This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] BQ25700AEVM-732:电容器置于 MOSFET´s Ω 栅极引脚上

Guru**** 2495465 points


请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/722445/bq25700aevm-732-capacitors-placed-on-the-mosfet-s-gate-pin

器件型号:BQ25700AEVM-732

你好!  

我可以在 bq2570x 评估模块 pdf 中看到、一些电容器连接在 GND 和功率 MOSFET 的栅极引脚之间、例如 C19和 C20。  

我不n´t 这些电容器的用途、我很想知道它们为什么放置在这里、它们是出于任何原因进行滤波还是增加栅极容量?

谢谢、

何塞

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好!
    据我所知、小(150pf)电容器可减缓 FET 的导通/关断时间、从而降低开关噪声和 EMI、但会降低一些效率(因为 FET 在开关速度较慢时会耗散更多的热量)。
    如果 FET 开关噪声对附近的信号产生不利影响、则可能还需要包含这些电容器以确保反馈稳定性。
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    嘿、Jose、

    这些电容器用于防止由远程功率级返回路径上的寄生电感引起的振铃。 换言之、栅极驱动(LODRVx)和 GND 产生的任何额外电感。 它们有助于缩短这些 FET 的导通时间。

    此外、在高侧 FET 导通期间、当硬开关 HSFET 时、FET CGD 有可能稍微拉低 LSFET 栅极。 当 HSFET 将导通时、该额外电容有助于将栅极保持在低电平、从而减轻这种影响。

    正如您说过的、这在一定程度上影响了效率。


    此致、
    Joel H