请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：TLV733P 大家好。 当我了解 LDO 的基本知识时、我有一个关于 VDO && VOUT 的问题。 当输出电流与 TLV73318和 TLV73333相同时、为什么 TLV73333具有较低的 VDO？ 为什么该器件中的 VGS 电压更大？ 
您好，
请注意、TLV733P 具有 PMOS 导通元件。 请注意、对于 LDO、PMOS 的源端连接到 IN。 为了使 LDO 处于压降状态、Vin 必须接近标称 Vout。 因此、具有较低 Vout 的 LDO 需要较低 Vin 才能进入压降。 由于运算放大器尝试驱动 FET、以便反馈电阻器的中心抽头等于基准电压、因此栅极将被驱动至连接到 GND 的运算放大器的负轨。 由于两个 LDO 的栅极电压均为0V、但较低输出 TLV73318需要较低的源极电压才能进入压降状态、因此 TLV73318的 Vgs 将较低。
非常尊重、
Ryan
