This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] UCC28730:PMP40025参考设计与 UCC28730

Guru**** 1829970 points
Other Parts Discussed in Thread: UCC28730, PMP40025, UCC24650, UCC28C43
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/695521/ucc28730-pmp40025-reference-design-vs-ucc28730

器件型号:UCC28730
主题中讨论的其他器件: PMP40025UCC24650UCC28C43PMP

您好!

我正在使用 基于 PMP40025 参考设计的 UCC28730设计隔离式48V、1A 交流/直流转换器。

在本参考设计中、使用 UCC28730生成48V 电压、但当我尝试对 webench 设计执行相同的操作时、它显示最大输出电压为22V。  

这是为什么? 参考设计是正确的还是 webench?

此致

Vishal Kakade

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    你好,Vishal,

    感谢您关注 UCC28730控制器。 PMP40025参考设计绝对正确。 它有一个带有性能数据的测试报告来证明它。

    我认为 Webench 的局限性在于应用的简单性。 UCC24650 VDD 和 WAKE 最大电压额定值为输出电压施加了实际限制-当配置为数据表中显示的常规输出电路布局时。 Webench 不够复杂、无法扩展特殊设计技巧、从而将这些限制适应所有可能的应用。

    PMP40025设计采用电压限制技术、使 UCC24650适应其额定值所暗示的更高电压应用。 UCC28730控制器对允许的输出电压没有限制、因为变压器会将电压调节到初级侧的合适电平。

    请务必使用参考设计作为应用指南。

    此致、
    Ulrich
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好 Ulrich、

    感谢您的回答。

    我还有一个问题、我想使用  UCC28C43设计一个48V 隔离型反激式转换器。 我不知道如何选择变压器。 Webench 要求我设计一个我 不想做的定制变压器。 您能不能建议我如何选择 一个现成的变压器、该变压器可在 Digikey/ Mouser 上轻松获取。

    设计输入(36V-75V 直流)

    输出(48V、1A 隔离)。

     

    谢谢、此致

    Vishal Kakade

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    你好,Vishal,

    我建议您仔细阅读 Webench 设计练习、了解需要查找的变压器参数和尺寸。 Webench 将生成适合应用的变压器设计、并为您提供构建或采购该设计所需的规格。

    现成的(OTS)变压器可能不会满足您的应用的所有最低要求、或者可能适合所有要求、除了一个方面(功率能力、输出电压等)可能会出现故障。 很可能、您的 OTS 选择必须经过过度设计才能满足您的需求。

    然后、需要对可用产品进行分类、以查找最接近 Webench 设计的产品、而不会在某些方面受到设计不足的影响。 我尝试搜索36V-75V 输入范围的48W 反激式变压器、并对 DigiKey 和 Mouser 的变压器产品特性有多差感到震惊。 我不知道任何人如何根据可用的搜索条件查找他们要查找的内容。 我在36-72V 范围内发现的大部分电压用于正向模式下的低压低功耗 POE 应用。

    遗憾的是、我认为需要通过消除所有绝对不是您所需要的变压器来过滤选择、然后仔细检查其余的数据表、以查看参数是否满足或超出 Webench 的要求。
    另一种选择是选择几个主要来源(Wurth、Bourns 等)、然后转到他们的网站、首先搜索他们的产品、然后选择超出您需求的产品、然后查看是否有经销商提供的产品。

    另一种选择是找到一个变压器、该变压器具有所有正确的绕组电压、但可能受电不足、并联2个或更多个绕组电压以达到您的48W 目标。 希望这对您有所帮助。

    此致、
    Ulrich
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好!

    PMP40025的原理图比 webench 或数据表中显示的电路要复杂一些。 我能否获得解释设计详细说明的任何设计文档。
    我对设计有一些疑问。
    原理图中的电阻器 R14显示为1K、但在 BOM 中显示为100K。 您能否确认实际值?
    输出级有三个具有不同额定电压的1000pF 电容器。 我可以使用单个(额定电压最高)电容器来降低 BOM 成本吗?

    此致
    Vishal Kakade
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    你好,Vishal,

    我将首先回答您的问题、然后解释 PMP40025设计与数据表示例设计相比的主要偏差。

    R14应该为1K、如原理图所示、而不是 BOM 中列出的那样。 我相信、绘制原理图的人最初使用了一个100K 的器件作为方便的占位器、以便向下连接 PCB 布局。 后来,设计经过了优化,真实值(1K)被编辑到值显示中,但制造商的器件型号没有改变。 通过拉取器件型号从原理图中提取 BOM、因此 BOM 中列出了错误的值。

    C11和 C13可使用相同的50V 或更高的额定电压。 C13会给您留下大约38V 的印象(我稍后将对此进行解释)。 由于 D6上的最坏峰值电压、C10需要大于300V 的额定电压。 当然、这三个电容器的额定电压都可以大于300V、但我认为500V 电容器的成本高于50V 电容器的成本、因此在适当的情况下选择不同的电压额定值更有意义。

    此 PMP40025参考设计包含与 UCC28730数据表中图23所示的典型反激式实现方案的三个主要偏差:
    它在 UCC28730的 VDD 节点上有一个线性稳压器、
    它在 UCC28730的 DRV 输出端有一个图腾柱缓冲器、
    它在 UCC24650“唤醒”IC 周围有附加组件。

    (该参考设计还显示了 MOSFET 电压钳位网络 D3、R20-22、C14。 这种网络是典型的、但为了避免混乱、图23中没有这样的网络。)

    VDD 稳压器用于将 VDD 处的 AUX 绕组电压降低至11V 左右。 PMP40025 (Wurth Electronik 750343192)中使用的变压器在 SEC 和 AUX 之间具有3:1的匝数比、因此在 AUX 时、48V 输出电压反映为~16V。 我不知道为什么 PMP 设计人员决定将这个16V 电压调节到11V、或许是为了降低待机功耗、但我认为稳压器子电路真的没有必要。 也可以通过调整匝数比来降低 VDD。 我建议假设您不需要稳压器(R4、R17、Q3、D8、D5)特殊情况迫使您使用稳压器。

    添加了图腾柱栅极驱动缓冲器、以增强初级 MOSFET 的导通和关断驱动。 对于此48W 设计、工程师选择了具有相对较高输入电容(Ciss)的 MOSFET、并确定 IC 本身的驱动能力不足以快速开关 MOSFET。 Q2和 Q4增加开/关驱动电流、C12提供电流峰值的局部去耦。 我建议将 Q2集电极和 C12的底部连接到 Q1源极引脚而不是 PGND、以保持较高的峰值电流从 R11、R12和 PGND 路径流出。 对于 Ciss 较低的 MOSFET、不需要该图腾柱网络。

    由于输出电压为48V,本设计中需要 UCC24650器件周围的“额外”组件。 UCC24650的 VDD 和 WAKE 引脚的最大额定电压分别为30V 和230V。 为了执行其功能(在待机条件下发生负载阶跃时唤醒 UCC28730)、它会监控 VDD 的电压下降3%、并通过 SEC 和 AUX 绕组向 WAKE 输出发送信号到 UCC28730 VS 输入。 为了使其适应48V 输出、在 VDD 中添加了一个分压器网络、以将输出分压到 VDD 工作范围内。 为了最大程度地减小待机偏置电流、选择 R2和 R6以在 VDD 下实现大约~10V。 UCC24650在10V 时消耗大约45uA 的电流、因此48V 输出的总消耗大约为~71uA。 C11只是一个噪声滤波器、但不是太大、无法抑制对 VDD 下降的响应。 C13和 R19可提高对48V 上负载阶跃电压降的检测响应。PRI 至 SEC 的匝数比为5:3、因此 MOSFET 导通期间的~400V Bulk 电压会在 SEC 绕组上反射到240V。 再加上48V 输出加上任何泄漏电感尖峰、会导致输出二极管 D6上的电压超过288V、并且将位于 WAKE 引脚上。 然而、180V 齐纳 D7用于将此峰值电压钳位在唤醒的最大额定值内。 R14 (1K)限制流入 D7的电流。 (该峰值电压也是缓冲电容 C10需要大于300V 的额定电压的原因。)

    我希望我已经解释了典型应用和这个特定的 PMP 设计之间的显著差异、以及它们的产生原因。 遗憾的是、PMP40025没有其他有关特定设计过程和设计选择理由的文档、因此这些文档代表了我的最佳解释。

    此致、
    Ulrich
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好 Ulrich、

    感谢您提供设计的详细信息并解释这些概念。

    谢谢、此致

    Vishal Kakade