This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] UCD3138:IDE_KD 问题

Guru**** 2538930 points
Other Parts Discussed in Thread: UCD3138

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/728158/ucd3138-ide_kd-problem

器件型号:UCD3138

尊敬的所有人:

我正在测试 UCD3138的 FaultMuxRegs 寄存器的 IDE_KD 位。 为了对其进行测试、我配置了 DPWM0和 DPWM1。 DPWM0从滤波器获取其占空比、对于 DPWM1、CLA 未启用。 两个 DPWM 均处于正常模式。

DPWM1占空比配置:  

Dpwm1Regs.DPWMPRD.ALL = 16000;
Dpwm1Regs.DPWMEV1.ALL = 0;
Dpwm1Regs.DPWMEV2.ALL = 0;
Dpwm1Regs.DPWMEV3.ALL = 0;
Dpwm1Regs.DPWMEV4.ALL = 16000;
在这种配置下、我希望占空比为0%、并且在 DPWM1B 上持续工作。 

为了获得 DPWM0的占空比、我将滤波器输出钳位寄存器配置为:

Filter2Regs.FILTEROCLPLO。bit.output_clamp 低电平= 15520;
Filter2Regs.FILTEROCLPHI.bit.output_CLAMP 高电平= 15520; 

在这种配置下、我预计占空比为97%。

我为 DPWM0和 DPWM1启用了 IDE、并将 IDE_KD 位设置为400。 最后、我观察到下面的示波器屏幕、黄色表示 DPWM0A、蓝色表示 DPWM0B、绿色表示 DPWM1B。

我的问题是:

-在这种配置下、DPWM0A 和 DPWM0B 引脚同时导通、这会导致两个互补 FET 发生直通。 是否有任何方法可以消除此问题?

- DPWM1A 具有0%占空比。 如何在没有 DPWM1A 任何占空比的情况下计算 DPWM1B 占空比? 我之所以提出这个要求、是因为技术参考手册的233页中将其写为"dB 由 Da (滤波器占空比)乘以 IDE_KD"计算得出。

非常感谢您的参与。

此致、

Merih

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    专家将会与您回复
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    我现在意识到、如果我钳制滤波器输出的最大值为15459、则不会出现这种故障情况。 但为什么、这意味着我不应使晶体管以97%的电压导通。

    此外、如果我设置 IDE_KD = 5000、滤波器输出最多可以是15473。 之后、再次出现这种情况。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    有什么想法吗?
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    我不确定。 我们需要运行测试来验证这一点。 我们的其中一位将回复您。
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    请注意、IDE_KD 采用4.9 qnote 格式、KD 值的整数部分范围为0至15和9个小数位。
    因此、它可以抑制的最大数字是15.99 ~ 16。

    如果 (IDE_KD * FILTER_Buty)+ DEAD_TIME1 + DEADTIME2的总和大于该周期、则会遇到击穿。

    因此、根据死区时间、您必须限制(IDE_KD * filter_Duty)不超过周期的特定百分比。

    称为开环的 DPWM1的相关信息。 要执行 IDE、您仍然需要连接到滤波器、并使滤波器的输出保持在特定值以实现开环。 换言之、DPWM1中的 CLA_EN 需要被启用以使 IDE 正常工作。 DPWM1仍会将 IDE_KD 和 FILTER_Buty 相乘。

    FILTER_DUTY 由连接到 DPWM1的滤波器决定、没有其他方法可以强制设置 FILTER_DUTY 的值。

    希望这有道理。

    此致、

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好 Yitzhak

    这真的很有帮助。 再次感谢。


    此致。
    Merih

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好 Yitzhak

    我根据您的解释配置了我的算法。 但是、还有一个问题。 在我的应用中、我使用 DPWM0和 DPWM1、其中只有一个可以使用 CLA。 当 CLA 从 DPWM0转换到 DPWM1时、在转换时刻、FILTER_DUTY 值约为15000、其中 Dpwm0Regs.DPWMPRD.all 为16000。 对于转换、我首先禁用 DPWM0的 CLA、然后将相应的预设值加载到积分器和 YN 寄存器中。 然后、我等待预置值加载到相应的寄存器。 然后、我启用 DPWM1的 CLA。 在 CLA 从 DPWM0转换到 DPWM1后、我期望在 FILTER_BANTY 寄存器中具有~1500。 但是、之前的 FILTER_BUTY (15000)不会改变、并且在3-4个周期内、DPWM1几乎完全导通(1500/16000)。 这让我来谈谈主要问题。 由于 FILTER_DUTY 转换与我预期的不符、因此 IDE_KD 寄存器超出限制、我再次遇到击穿。

    如何解决这个问题? 此外、是否有任何建议可在不运行我的应用的情况下对这种情况进行仿真、以保护我的 FET 免受击穿。

    非常感谢您的参与。
    此致。

    Merih
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    我不确定我是否理解您的应用。
    为什么 不能使用另一个额外的 CLA?
    是否可以使用锁模代替(或除)过滤器预设? 滤波器预设生效?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    如果您的问题已解决、请将此帖子的状态设置为已解决。
    此致、