This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] BQ40Z60:不能切断 DSG FET 保护,导致 MOS FET 烧毁(CHG &放大器;DSG FET 独立路径设计)

Guru**** 2528740 points
Other Parts Discussed in Thread: BQ40Z60, BQ40Z80, BQ40Z50

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/724485/bq40z60-dsg-fet-protection-cannot-be-cut-off-causing-mos-fet-to-burn-out-chg-dsg-fet-independent-path-design

器件型号:BQ40Z60
主题中讨论的其他器件: BQ40Z80BQ40Z50

你(们)好 Terry / Batt

我进一步观察了 BMS 芯片和充电器模式以及 DSG 栅极波形的影响、并发现 Chronager 操作具有绝对影响。

我尝试了多种测试模式。 (请参阅随附的充电器模式检测结果)、无论栅极使用二极管还是电阻器、此电压都会在充电器打开或关闭时受到影响。

这些测试可能有助于分析问题、并附加本项目的 PCB 布局、您能否提供建议?

Janson

e2e.ti.com/.../bq40z60-PCB-Layout.PDF

e2e.ti.com/.../CHARGER-MODE-TEST.pptx

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好!
    9月3日是美国劳动节。 我们将在返回办公室时回复。
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好 Janson、

    我与一位同事一起查看了以下内容:

    DSG 驱动至 HSRN、为了支持短路、CHG FET 需要背靠背配置、而充电器输出 HSRN 需要一个放电负载电阻器接地(约100k Ω)。 然后在 SCD 中、充电器将关闭、将 HSRN 放电至接地、从而允许 DSG 关闭。

    您已经有一个与 CHG 串联的二极管和连接到 HRSN 的电阻器。 您的 HRSN 时间常数可能太大了。 您可能可以容忍 HSRN 上的1k 电阻接地、这应允许放电以更快的速度发生(如50ms)。

    事后思考-您似乎希望在充电器打开时关闭 DSG。 这不起作用、因为该器件会将 DSG 驱动为 HSRN。 您可以使用外部 FET 将 DSG 拉低至电池组。 5k 栅极电阻应将来自 HSRN 的 DSG FET 反向电流限制在大约3mA。

    谢谢、

    Terry
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Terry:

    感谢您的解决方案、

    根据您的建议、我尝试在 HSRN 和 PGND 之间添加1K 电阻器(甚至低至500R)。
    并在 FET 关闭和充电器打开下进行测试(19V 维护)
    DSG FET (VGS)中仍然存在较小的泄漏电压(大约1.5V 至1.8V)、这会导致 DSG FET 导通。

    首先、我必须确认是否可以将 Bq40z60应用于分离路径的设计?
    如果可以、我有一个想法。 如果问题不是硬件设计、可以通过内存设置或更新固件来解决吗?
    例如、 当 Bq40z60检测到放电模式条件时、它会强制关闭充电器的所有环路和控件...等等

    BTW、我尝试参考 EVM 设计并将其修改为 CHG/DSG FET 合并路径。 这个漏电问题已经解决、DSG FET 的体二极管可以减少漏电。

    但这种设计不是我需要的。

    使用 FET 关断和充电器模式进行测试的原因是 、进入放电模式时、19V 和充电器关断速度太慢(或失去来自 CMD 的充电器关断命令)、 此时可能会发生过载或短路、从而导致 DSG FET 损坏。

    我唯一可以怀疑的是、泄漏通过充电器高侧 MOS 流向芯片的 VCC 引脚。
    但 ACFET MOS 也导通了、我无法确认这个理论是正确的。(请参考所附文件的分析路径。)

    另一个怀疑是芯片内部的电荷泵同时被激活、受 DSG 引脚驱动器的影响。
    还必须从芯片上分析这一理论。

    如果您有更好的想法、请告诉我。

    Janson

    e2e.ti.com/.../BQ40Z60-Circuit_2800_1_2900_.pdf

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好 Janson、

    我不知道该器件是否与单独的 CHG 和 DSG 路径配合使用、因此我不确定它是否真正适合您。 另一个建议是、您可以尝试20V VGS nFET、将栅极连接到 HSRN、源极连接到 PACK+、并在5k 电阻器的远端将漏极连接到 DSG。 甚至可以将5k 替换为10k 或20k。 每当 DSG 关断且 HSRN 有电压时、这将强制 DSG 进入 PACK+。

    很抱歉、在此配置中没有最终解决方案。 您可能还会考虑切换到单独的充电器和监测计+保护器、以获得更大的灵活性。 bq40z80已经过采样且即将发布、它支持并行 FET 路径。

    谢谢、

    Terry
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Terry:

    根据您提供的解决方案以及 DSG FET 中 BQ40z50&Bq40z80的电路、实验完成后、我没有解决前面所述的情况。 (有关实验的3个电路、请参阅随附的文件)
    我还尝试更新芯片固件(0_13 => 0_15)、结果仍然相同。

    因此、我必须立即选择一个能够匹配分离路径的解决方案。 我需要以下信息。

    短期解决方案:跳过 Bq40z60的充电器功能、插入单独的充电器
    问题:1. 此修改是否会影响芯片 AFE 和监测计的功能?
              2.我可以强制芯片的充电器功能永久关闭吗?

    长期解决方案:更换 BMS 芯片(研究 BQ40z50或 BQ40Z80)
    问题:1. 具有分离路径的 Bq40z50和 Bq40Z80是否有任何应用数据?
              2、这2个芯片的电量监测计功能是 IT 还是 CEDV 基础?

    如果您有进一步的实验信息、可以与我分享吗?
    并 提供上述信息。

    Janson

    e2e.ti.com/.../7823.DSG-FET-Solution-circuit.pptx

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好 Janson、

    我已经和其他人一起详细讨论了这个问题、大家的共识是 bq40z60不太可能适合并行路径配置。 bq40z50也无法正常工作、唯一希望使用的是 bq40z80。 但是、我还没有在并联 FET 配置中找到良好的测试数据、因此我还没有任何可以提供的数据。 请注意、这些都是基于 IT 的监测、没有 CEDV。

    谢谢、

    Terry
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Terry:

    我很难理解 BQ40Z50和 BQ40Z60不能设计为分离路径的主要原因。 它仅提供了分体环路的设计、该设计太弱。

    但是、Bq40z80没有强大的分离路径应用、重新设计的解决方案风险太大。

    您能告诉我 Bq40z60和50无法应用于分割路径的理论吗?

    谢谢

    Janson

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好 Janson、

    一个关键问题是 bq40z50和 bq40z60的开发都考虑到了串联 FET 配置,因此当发生显著放电时,CHG FET 将导通。 当发生显著电荷时、DSG FET 将导通、作为体二极管保护的一部分。 这在并联 FET 配置中通常是不可接受的。

    但是、一位同事仍然感到惊讶的是、您的 ppt (DSG to Pack FET)中解决方案1中的方法不起作用、您知道这为什么不成功?

    谢谢、

    Terry
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好 Janson、
    您的问题是否已解决? 如果是、请关闭。
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    大家好,David:

    正如前面与 Terry 讨论的解决方案所述、此问题尚未解决、它无法解决充电器启动后 DSG 泄漏的问题。
    (使用 DSG/CHG FET 关断状态观察泄漏、这是一种经过验证的方法、并不意味着我需要在充电模式下关闭 CHG&DSG FET。 除非在充电模式下进行保护)

    目前我有两个解决方案正在进行中:
    1.保持 CHG/DSG 分离路径设计、跳过 bq40z60的充电功能、并插入充电器。 (现已确认)

    如果这个解决方案1可以解决、我希望更改为 Bq40z50芯片、但是我无法获得 CHG/DSG 分离路径(对于4S)应用、或者其他适合这个应用的芯片解决方案。

    2.评估此产品应用的 CHG/DSG 合并路径的可行性。
    (但这不是我想要的、因为产品应用的放电电流非常大、会导致空间问题)

    此外,在2018年9月1日下午7:12 (第一篇文章),我提供了 PCB 布局,您能帮助您进行审查吗?

    Janson

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Terry:

    目前、我已取消充电器功能、并使用外部 CC-CV 充电器更换了原始充电器。

    在测试过程中、发现一旦电压被引入 HSRN 引脚并且处于 FET 关断模式、DSG 栅极电压就会增加(大约1V 至2V)。

    这证明了所有指向 HSRN 引脚的问题都是导致此问题的主要原因、但我无法理解这是充电器的电流传感器。 它为何会影响 DSG 栅极的输出?

    您是否曾做过此实验? 当然、您也可以添加直流电压(~16V)、您也可以看到这个问题。

    请参阅以下电路。

    Janson

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好,Terry:您对上述外部充电器中发现的问题是否有进一步的分析?

    Janson

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好 Janson、

    很抱歉耽误您的时间-我设法安排了原始开发团队的设计人员在该器件上审核您的案例、因此我对审核有一些反馈。 他表示您所尝试的不是该器件的最初设计方式、内部电路相当复杂、即使他无法从他的记忆中确定该器件是否会按您的意愿运行。

    请记住、当器件关闭 DSG FET 时、它会将其拉至 HSRN 引脚电压。 如果该电压不是0V、则不应期望 DSG 关断。 因此、为了使 FET 关断、在这种情况下、您需要确保 HSRN 被驱动为低电平。 这就是我们先前建议添加20V Vgs NFET、将栅极连接到 HSRN、源极连接到 PACK+、在5k 电阻器的远端漏极连接到 DSG 的原因(还应考虑将5k 更改为10k 或20k)、 以强制 DSG 在 DSG 关断时进入 PACK+。 他觉得这应该起作用、不知道为什么不起作用。

    除此之外,我认为我们已经在这里用尽了我们的想法。 如前所述、您可能会考虑使用 bq40z80进行并联 FET 配置、以查看这是否满足您的需求。

    谢谢、

    Terry