• 状态 Resolved
  • 已锁定 已锁定
  • 个回复 16 个回复
  • 名订阅用户 0 名订阅用户
  • 次查看 119 次查看
  • 用户 0 名在线用户
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] UCC27611：最坏情况下的 VOUTH 电压

admin
Guru**** 1839620 points
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/732132/ucc27611-vouth-voltage-in-worst-case

器件型号：UCC27611

您好！

我向客户询问 IOUTH = 200mA 和500mA 时 VOUTH 电压的最坏值。

查看数据表特性、在 Ta=-40至140C 时、在 IOUT=-50mA 时、RU 被指定为最大2欧姆。
如果使用2欧姆作为最大 Rh、即使是200mA 和500mA、VOUTH 引脚上 VREF 的压降将为-0.4V (= 200mA)和-1V (500mA)。

在 IOUTH = 200mA 和500mA 时、我们可以这样估计最差压降吗？
或
是否有更好的估算方法来实现它？  如果您有任何实际数据或其他内容、最好是这样。

此致、
H.Someno

  • 0
    TI__Guru**** 1839620 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Hidekazu、您好！

    感谢您在 e2e 上与我们联系！！！

    我们应该能够像您所说的那样假设线性相关性。 让我在工作台上快速确认这一点、并通过此主题快速更新您。

    谢谢、

  • 0
    TI__Guru**** 1839620 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    Hidekazu、您好！

    在工作台上收集数据后、我发现 ISCC 或 VDD 短路电流会限制总输出电流。
    高达约75mA 时、VOH 压降仅为70mV、这与10mA 时的50mV 最小值相比是很好的。 在尝试拉取超过75mA 的电流后、LDO 将达到其短路点并将超出稳压范围运行。

    为什么客户需要拉取200mA 的平均输出电流？
    什么应用？

    谢谢、
  • 0
    TI__Guru**** 1839620 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    尊敬的 JEFF-SAN：

    感谢您的支持。

    我还发现 VREF 作为电压源有短路电流限制(指定为 ISCC)。
    我将联系客户、了解您的实验结果。

    再次感谢。

    此致、
    Hidekazu Someno
  • 0
    TI__Guru**** 1839620 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    谢谢 Hidekazu - San、

    客户是否想要驱动直流？
    您能告诉我客户为什么要获取直流电流吗？

    谢谢、
  • 0
    TI__Guru**** 1839620 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    JEFF-SAN、

    客户正在检查此部件以驱动在其 SW-REG 模块中使用的 FET 驱动器。 因此、直流电流不是很重要。

    现在、我在给出您之前的评论后、还有他们的一些其他问题。 请向他们提供建议。

    建议 的 VDD 电压最小值为4V。   如果 VDD 电压低于4V、 什么 是 VREF 电压？

       如果 VREF 电压与 VDD 有压降 、并且变为"VDD-Vdrop"、则压降的最差值是多少？

    在 VDD = 3.9V 且充电电流为500mA 的情况下驱动 mainFET (Ciss=1000pF)时 、OUTH 电平至少是多少？
    (客户需要判断他们是否能够驱动栅极阈值为3.8V 的 FET、即使在最坏的情况下也是如此。)

    此致、

    Hidekazu Someno

  • 0
    TI__Guru**** 1839620 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    感谢 Hidekazu - San 的更新、

    1) 1)低于4V 时、器件会在 UVLO 激活之前出现一些迟滞。 我将在工作台上检查 VDD=3.8-4V 时从 VDD 到 VREF 的压降、以确认保持 VREF 稳定所需的最大压降。

    2) 2)我不确定是否理解、我们发现 ISC 为75mA、因此我们知道 IOUTH 最大值为75mA。 如果611的 UVLO VDD_OFF 在3.8V 下降时尚未激活、则客户也需要担心传导损耗。 最坏情况下、75mA 最大输出电流的压降不超过0.1V。 在 UVLO 最小/最大下降为3.3至3.9的情况下、该器件可能会在3.9V 时达到 UVLO。

    谢谢、
  • 0
    TI__Guru**** 1839620 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    JEFF-SAN、

    感谢您的支持。

    客户希望在运行期间 VDD 电压降至3.9v 时检查驱动开关 FET 的裕度。

    他们问了这两个问题。

    大约2)、我将重新检查客户的问题。  请向我提供您的检查结果(约1)。

    此致、

    Hidekazu Someno

  • 0
    TI__Guru**** 1839620 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Hidekazu、您好！

    感谢您的回复、

    我在工作台上发现了一些有趣的东西、请参阅下面的结果。

    VDD >= 4.93时、VREF 仅小于 VDD

    当 VDD 低于4.93V 的 Vreg 典型值时、LDO 会稳定地将其压降从56mV 降至大约1.2V、其中每1V VDD 电压下降大约10mV。  

    在3.9V VDD 下、VREF 驱动电压实际上将为~3.94、因此不存在驱动线性区域中 FET 的风险。

    谢谢、

  • 0
    TI__Guru**** 1839620 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

  • 0
    TI__Guru**** 1839620 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    JEFF-SAN、
    感谢您的检查。

    我知道、当 VDD 电压在 VDD <4.93V 时降低时、压降电压也会降低。
    (根据图表数据、当 VDD=4.93V 时、"VDD-VREF"=大约56mV、当 VDD=1.6V 时、大约15-20mV)

    我有一些关于此数据的信息需要确认。 请告诉我
    测试条件。
    负载电流? 和测量温度？
    -从该图中可以看出、当 VDD=5V 时、"VDO-VREF"大约为-70mV。
    这意味着 VREF 电压比 VDD 高70mV。 尽管 VREF 应由 VDD 电压生成、但为什么会发生这种情况(VREF>VDD)？

    此致、
    H. Someno
  • 0
    TI__Guru**** 1839620 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    Hidekazu、您好！

    Jeff 目前不在办公室、他将在星期三回来澄清测试条件。

    感谢您的耐心等待。

    此致、

    -Mamadou
  • 0
    TI__Guru**** 1839620 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    你好，H-San！

    问得好！
    我的测试条件是空载和室温。
    我注意到了同样的情况、我的结论是我的611 IC 具有4.93V 的典型 VREF LDO 输出。 这意味着、如果 VDD>=4.93、VREF=4.93、但如果 VDD<=4.93、则压降基本上为负、VREF 似乎比 VDD 高70mV。 这是由 VDD 至 VREF 的反向偏置二极管导致的、该二极管的泄漏更少、因此随着 VDD 的降低、压降也更小。

    谢谢、
  • 0
    TI__Guru**** 1839620 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    JEFF-SAN、

    感谢您的回复。

    但客户要求更简单的数据。
    您能否显示 VDD (x 轴)与 VREF (y 轴)特性在某些 VREF 负载点的关系图？
    (这将使您更容易理解 VREF LDO 的压降。)
    - VDD 范围：0V 至大约6V (6V 表示 VREF 处于稳压状态时的 VDD 电压)
    - IO (VREF)=0A、10mA、50mA (如果可能)。

    我很抱歉提出麻烦的要求。

    此致、
    H.Someno
  • 0
    TI__Guru**** 1839620 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    不用担心、只需澄清->需要进行此测试来证明驱动器的 OUTH 引脚不会下降到低于最小 GaN 栅极电压？
    客户驱动电压是多少？ GaN FET 希望看到稳定的5V +-5%对吗？ 客户为何担心4V 驱动、如果是、为什么我要测试低于 UVLO VDD？

    如果我们知道 IO 最大值以及 VOH 最大压降、则应证明输出不会低于该值。 VDD 和 VREF 在5V 附近非常相似、差值以 mV 为单位、这在6V 范围内可能难以看到。 不同 IO 负载下的 VREF 曲线不应将 VREF (正如我们已经测试过的)改变0.1V 以上。

    但是、
    这对我来说不应该是很难在某些负载和高达6V VDD 的情况下收集这种电流。
    我计划在星期一为您提供最新信息。

    谢谢、
  • 0
    TI__Guru**** 1839620 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Hidekazu - San、您好！

    我设法收集了更多的基准数据。 首先、让我们看看50mA IO 压降或最低 VDD、以使 VREF 在50mA 负载下保持稳定。

    您可以看到、50mA 负载的压降范围为4.85V 至6V。 发生低于 VDD = 4.85V 压降和高于 VDD = 6V 的完全稳压。 我的结论是、在拉取50mA 时、可施加的最低 VDD 为4.85V、然后驱动器将 FET 驱动至超出稳压范围。 这也在压降与 IO 之间的关系图中很明显。 这是否能回答您的问题？

    如果您需要查看 Excel 数据、请告诉我。 这对压降是否有意义？ 该测试是在最大50mA 的直流负载下完成的、在正常工作条件下、该值可能是最坏的情况。 预计驱动器的平均电流是多少？ 什么是 FET、FSW？

    谢谢、

  • 0
    TI__Guru**** 1839620 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    JEFF-SAN、

    谢谢。
    请允许我单独与您联系以获取此图表数据。

    此致、
    Hidekazu Someno