请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：LP38693-ADJ 大家好、
=问题
上电时、Vout 的输出大约为50ms、即使 EN 信号保持低电平也是如此。
==背景
目前、在一个电路板上使用三(3)个 LP38693-ADJ 芯片、全部调整为1.5V 输出、输入电压为3.3V。
当电路板上的 FPGA 完成位流加载后、EN 信号在上电时保持低电平并驱动为高电平。 来自示波器的该信号看起来不错。
但是、当3.3V 上电时、两(2)个芯片的输出电压大约为50ms、大约为0.5V、其中一(1)个芯片的输出电压为1.2V、持续50ms。
两(2)个 LDO 为 FPGA IO 组供电、另一(1)为1.5V 至3.3V 电平转换器供电。
请帮助解决此问题。
谢谢、
艾伯特
