If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
您的问题是有效的、我们应该尝试缩短栅极驱动布线。 但由于 PCB 限制、这并非总是可能的。 为了防止出现问题、HO 和 SW 走线应在从 IC 到高侧 FET 的整个长度上并排布。 LO 和接地迹线对也是如此。 如果低侧 FET 和 IC 之间存在不间断的覆铜平面、则可以保存接地线迹、因为栅极驱动电流将沿接地平面在 LO 线迹阴影中返回 IC。
