This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TPS43351-Q1:使用扩频可以阻止第二个 TPS43351-Q1同步其开关频率吗?

Guru**** 2497545 points
Other Parts Discussed in Thread: TPS43351-Q1

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/730667/tps43351-q1-could-using-spread-spectrum-stop-a-second-tps43351-q1-from-synchronizing-its-switching-frequency

器件型号:TPS43351-Q1

尊敬的 TI、(可能是 Gordon):

    在上一篇文章中使用的同一电路中、我有两个 TPS43351-Q1。 一个是主器件、其 SYNC 引脚连接到其 VREG 引脚、以便始终处于 CCM 模式。 主器件的通道2低侧栅极驱动输出、引脚 Gb2、被连接至第二个 TPS43351-Q1的 SYNC 引脚。 它们都在工作、但它们的开关频率不同步。 我在主器件的 Gb2和从器件的 SYNC 之间有足够的 R-C 低通滤波器空间、但 Gb2波形非常干净。 主机已启用扩频。 这是否可以防止从机的 PLL 锁定? 我在350kHz 频率下将一个电平为0至5V 的50%方波连接到了从器件的 SYNC 引脚、这种连接方式非常完美。 第二件事 II 想知道 SYNC 引脚是否需要50%方波-主器件的 Gb2输出不是50%占空比。

Ch.1 =主器件的 SW1、Ch.3 =主器件的 Gb2引脚和从器件的 SYNC 引脚、Ch4 =从器件的 SW1

该图显示、Gb2/SYNC 的上升沿与从器件的 SW1不对齐、而是在从器件与信号发生器同步时对齐。

谢谢、

Chris

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    尊敬的 Chris:

    我已经将这项任务分配给了戈登、但他今天不在办公室、所以你下周应该得到他的回复。

    根据我的理解、展频不应阻止 PLL 锁定、因为它的变化范围相当窄、如5%。 占空比更有可能、尤其是当它不是恒定占空比时。 我不认为占空比必须恰好是50%、但非常低的占空比或不断变化的占空比可能会导致 PLL 无法锁定。

    您可能可以使用方波尝试此操作、从而减少占空比、直到它不再锁定。 如果您看到30%占空比时钟不再同步、这可能是问题所在。

    此致、
    Karl
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Karl、

        在进行更多测试后、我能够确定两个 TPS43351是同步的、但两者之间的不同展频(因为两者都是假随机的)使我的示波器无法显示它们。 当我在主器件上禁用展频时、从器件 TPS43351同步正常。 然后、我将从器件设置为280kHz (主器件为350kHz)并重新启用展频。 然后、两个装置以350kHz +-5%左右的频率运行、对于我来说、这是它们同步的最终证明。

       谢谢、

    Chris

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Chris、

     我很高兴你能找到它。 只需一些评论。

    如果您使用一个电源轨的栅极驱动器来驱动另一个 TPS43351的 SYNC 引脚、请注意布局、因为您将在电路板上布线具有高电压和电流(栅极驱动)的走线。 这可能是一个不良散热器。 如果 RC 滤波器靠近 Gb2引脚、则可以降低辐射发射的可能性、但在栅极驱动器上引入了额外的电容。 如果栅极电容太高、则可能导致击穿。 (慢速关闭)

    过去与您合作时、您可能已经解决了这一问题、但我想让您知道、以防万一。

    注意:PLL 基于频率、这意味着 PLL 根据周期锁定到同步时钟上。 检查您的角、确保 PLL 能够足够快地适应、并且不会导致主时钟掉出。