• 状态 Resolved
  • 已锁定 已锁定
  • 回复 2 回复
  • 订户 0 订户
  • 视图 154 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TPS62260：对于最低压降、100%占空比是多少？

admin
Guru**** 2380860 points
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/730003/tps62260-what-is-100-duty-cycle-for-lowest-dropout

器件型号：TPS62260

尊敬的先生：

在特性的 D/S 首页中、有100%占空比可实现最低压降。

最低压降特性的100%占空比是多少？

此外、如果输入电压低于输出电压但不低于 UVLO、该器件的行为如何？

此致、

  • 0
    TI__Guru**** 2380860 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好、用户：

    第8.4.3节对此进行了说明。 当输入电压<输出电压时、它会使高侧 FET 保持导通状态。
  • 0
    TI__Guru**** 2380860 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    尊敬的 Chris：

    感谢您的解释。 我阅读了有关 D/S 的页面并完全理解。

    此致、