[参考译文] UCC28780：不现实的输出电容允许 Mathcad 公式工作？

admin

Other Parts Discussed in Thread: UCC28780

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/695539/ucc28780-unrealistic-coss-allows-mathcad-formula-to-work

器件型号：UCC28780

我使用的是 sluc644中的 Mathcad 文档。在"中子..." 工作表中进行了测试、以确保40ns 延迟 T.DPWML_H (加上驱动器延迟)大于开关节点处的实际电路上升时间(T.RISE_max)。测试在原始工作表中运行良好、但仅因为 C.SW_T (总开关节点电容)的计算结果对 C.OSS_Q_T (初级开关 FET 基于时间的输出电容)使用40pF 的固定值。

我找不到任何 FET、GaN 或 Si、它们具有如此低的基于时间的输出电容。典型 GaN FET 的运行看起来更像200 - 300pF、这会导致 T.DPWML_H 测试失败。工作表中的 C.OSS_Q_T 固定为40pF、而不是依赖于电压、这是值得怀疑的。就像有人在那里卡住了40 pF、让公式正常工作。这也会影响其他计算。

为了解决这一问题、我应该在设置= 5V 的情况下运行 UCC28780、以便在使用 GaN 的情况下选择 Si 开关？是否会在 T.DPWML_H 上提供足够的延迟而不会导致其他问题？

感谢你的任何帮助。

7 年多前

0 admin 7 年多前

TI__Guru**** 2482105 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

Gerrit、您好！

您有权质疑此固定值。这里应该有一个与电压相关的等式、此等式与次级 SR MOSFET C.OSS_SR_T (Vin、N、Vo)相似(一个基于功率的曲线拟合近似值)。除数值外，主要的区别在于分子是(VIN+N*Vo)而不是(VIN/N+Vo)，因为此 Co (TR)是初级侧的 MOSFET。

在发布工作表之前的最后一分钟、我们将固定40pF 值放置在该处、以响应对泄露非公开可用的第二方专有数据的担忧。我们曾经(现在仍在)使用过 GaN MOSFET、它们确实表现出明显低于您引用的200-300pF 的 Co (tr)值。实际上、在100~375V 的大容量电压范围内、每个 FET 的 Co (tr)范围介于72~47pF 之间。在该工作表中、我们假设(因为当时是这种情况)上部和下部 MOSFET 是相同的器件。 40pF 的替代数字有点少报、但我们希望工作表用户用建模的实际 FET 中的值来替换它。与 FET 相关的其他参数值也“被套接”，以掩盖与我们使用的实际器件之间的任何相关性。

在功率更高的应用中、您评估的 GaN FET 的尺寸可能比我们使用的 FET 大得多。如果是这种情况、我认为我同意您将设置为 REF (= 5V)以适应更大 Co (tr)所需的额外上升时间。 SET=5V 时序调整旨在适应基于 Si 的较慢 MOSFET。 SET 调整2个时序参数：在下 FET (QL)关闭后打开上 FET (QH)的延迟以及打开 QL 的适当时刻。
当置位= 0V 时、QH 在 QL 关闭后40ns 打开、当 Vsws 降至~4V 以下时 QL 打开。
当置位= 5V 时、QH 在 VS 上升>0V 后40ns 打开、当 Vsws 下降到~9V 以下时 QL 打开。

对于大型、高输出电容 GaN FET、设置=5V 的替代方法是向 QH 驱动器的 PWMH 信号引入较小的 R-C 延迟。

感谢您指出工作表的这一限制。我会将其添加到我们需要进行的改进列表中。

此致、
Ulrich

0 admin 7 年多前

TI__Guru**** 2482105 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好 Ulrich、

我相信希望他们能在 TI 为您付出很高的代价--您是一个金矿！

您的答案一如既往地出色、完整。有趣的是，你应该提到专有器件--我尝试获得用于该 IC 的 EVM 中使用的 Navitas GaN FET 的数据表，并被告知它们是专有的，目前 Navitas 正在将其生产投入 OEM。我需要的电压比通常用于全局交流电源的650V 高、Transsphorm 900V GaN FET 几乎是我能找到的。在我的工作电压下、它的 C.OSS_T 为230pF。我在 DigiKey 上扫描了一些其他 GaN FET (不符合我的电压要求)、并看到它们的数据表 C.OSS 曲线看起来也是一样的。不过、我想有些电流器件能够显著降低电流。

感谢您提供有关这些更高 C.OSS GaN FET 的电路调整提示。我当然可以做这样的工作。

此致、
Gerrit

电源管理（参考译文帖）

电源管理（参考译文帖）(Read Only)

[参考译文] UCC28780：不现实的输出电容允许 Mathcad 公式工作？