This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] UCC27524:器件未从3.3V FPGA I/O 逻辑切换

Guru**** 2493565 points
Other Parts Discussed in Thread: UCC27524, UC2709

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/716610/ucc27524-device-not-switching-from-3-3v-fpga-i-o-logic

器件型号:UCC27524
主题中讨论的其他器件: UC2709

大家好、

因此、我正在为应用开发新设计、以前 UC2709驱动程序取得了巨大成功。  现在、我努力为淘汰做好充分准备、很快就意识到这款器件是在很久以前设计的、因此我有必要尝试新的驱动器。  这让我尝试使用 UCC27524同相栅极驱动器。  我没有为你准备的信息,但让我像我一样去做卑鄙的事情。

我在小型试验电路板上为该部件的 DIP 版本供电、该试验电路板由连接到引脚6的台式电源供电、并将接地端连接到引脚3。  我使用 Artix-7 CMOD35T 开发板在2MHz 下以3.3V TTL 脉冲驱动一个(最终两个、90异相) I/O。  我在器件、FPGA 和电源之间有一个公共接地连接。

一些困扰:

  • 首先、在无输入的情况下、器件消耗的电流为1mA。
  • 当我运行 FPGA 例程并将一个输出连接到引脚2 (INA)时、器件不会再消耗任何电流。  我用示波器验证了 FPGA 的信号是否正常。  OUTA 的输出完全没有任何变化。
  • 当我使用具有3.3V 或5.5V TTL 脉冲的台式函数发生器时、也会获得相同的结果。

我从 DigiKey 订购了其中的10个、但令人沮丧的是没有成功。  对于 UC2709、我没有这个设置问题。  我还意识到、也许我会从使用去耦电容器中受益、但这似乎没有解释我看到的行为。

我是否可能有一批错误的器件、或者我的测试设置出错了?  请告诉我是否可以提供有助于解决问题的详细信息。  谢谢!

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好、Joseph、

    我是高功率驱动器组的一名应用工程师、可以帮助解决您的问题。

    我强烈建议在 VDD (引脚6)与 GND (引脚3)之间添加至少0.1uF 的去耦电容、并与>1uF 的大容量电容并联。 驱动器仍会拉一些瞬态电流以切换输出 CMOS 级、这可能会变得很重要、尤其是在2MHz 下。 如果没有去耦电容器、可能会导致驱动器将 VDD 拉至 UVLO 限值以下、从而完全禁用输出。

    迁移到该驱动器的最大区别之一似乎是两个输出都包含使能引脚。 这些是内部上拉的高电平有效输入。 这意味着您通常可以将它们保持悬空、并且两个输入都将处于活动状态。 但是、如果没有去耦电容器、这些输入可能会在输出尝试切换时被拉低、这将完全禁用输出、直到引脚再次上拉。 我建议在执行此试验电路板测试时从外部将这些输入拉高至其输入阈值以上。

    如果这些建议不起作用、您能否提供当前设置的原理图(在高分辨率下绘制和扫描)以及 INA/INB、OUTA/OUTB 和 VDD 的屏幕截图以查看它们的外观?

    如果这有助于解决您的问题、请按绿色按钮吗?

    谢谢、此致、

    John