This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TPS2410:降低流入 VDD 的静态电流

Guru**** 2493565 points
Other Parts Discussed in Thread: TPS2410, LM5050-1

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/716170/tps2410-reduce-the-quiescent-current-into-vdd

器件型号:TPS2410
主题中讨论的其他器件: LM5050-1

您好!

我们收到了客户关于 TPS2410的问题。
请帮帮我们。

[问题]
当未施加 VDD 时、对引脚施加电压的情况是否存在任何问题? 它们希望降低流入 VDD 的静态电流。 因此、他们正在考虑在待机条件下将 VDD 与电源线分开。 请参阅下图。

此致、
tateo

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好、Tateo、

    为了降低静态电流、在使用开关断开 Vdd 引脚与电源轨(C 或 A)之间的连接时没有问题。
    但是、将有电流流经 A、C 引脚以及用于 UVLO 和 OVP 的外部编程电阻器。

    降低 Iq 的另一种方法是使用开关断开 GND 引脚与系统 GND 的连接。
    请参阅有关 LM5050-1的 TI 设计、了解在待机模式下降低 IQ 的信息。" www.ti.com/.../TIDA-00992"

    此致、
    Kari。