[参考译文] LM27403：环路滤波器设计-不稳定性

您是否在低温和室温下对波特图进行了频率响应测量？   

输出的 L 和 C 是什么、或者具有反馈补偿的原理图是什么。   在低温下、输出端的 C 可能会改变较低的电容、并将交叉频率推高、从而导致相位裕度降低。   

如果您可以共享原理图、我可以查看

尊敬的 David：

除电子表格工具提供的数据外、我没有其他波特图。  我们为 SoC 的内核电压轨使用0.9V、当电源变得不稳定时、SoC 会崩溃。

请告诉我这是否可读。  总容性负载(Cout)为2730uF。

在比较环路补偿滤波器的计算值时、Webench 和电子表格工具存在很大差异。

谢谢、

-j

LM27403是电压模式控制。    误差放大器和补偿组件设置极点和零点、以补偿 LC 输出滤波器的双极点和输出电容器的零点。   

webench 设计使用的输出电容低于您的原理图中显示的2x100uF 和470uF 或假设在 SoC 附近包含非板载电容器的2730uF。

我假设 Cout ESR 很低、零点频率很高。   但470uF 确实具有 ESR。   如果有多个470uF 的工作表、则应将 ESR 包含在环路计算中。     

我会将转换器补偿为较低的交叉频率。   如果补偿更高的频率、如果电容器从直流偏置降额并且温度大于假定的值或 ESR 更大、则穿越频率将更高、相位裕度将更低。  

我将在室温下使用反馈环路中的10欧姆电阻在频率响应分析器上测试过环、并验证到 Excel 工作表。  

 使用 LM27403、可以通过将补偿和功率级频率响应注入10 Ω 并将其中一个 FRA 输入置于 COMP 引脚上来单独检查补偿和功率级频率响应。   

此外、请查看电容器的温度和直流电压降额。   

PCB 布局会影响性能。  如果您有 PCB 布局图、您可以共享该图、我可以查看该图。

0.9V 电源轨上的大多数电容器是 ESR 极低的 MLCC X5R。  我在电子表格工具中使用了1m Ω。  我应该使用较低的值吗？

如何发送布局图像？  简单的屏幕截图？

您能否给我发送一张图、其中显示了使用 FRA 的测试设置？

谢谢、

-j

SoC 原理图上的所有陶瓷电容器都具有低 ESR。   1电子表格中的 Mohm 可能太高或可能会解释不稳定。

如果在假设 ESR 为1Mohm 且电容器为2730uF 的情况下选择补偿、则 ESR 零点为58kHz 并提供相位升压。

如果应用中的有效 ESR 较低、 则假定补偿保持不变、零频率将不会提供稳定所需的相位升压。  

测量频率响应将有助于验证。

随附 FRA 仪器的应用手册

第1页的图像测试整体环路传递函数 Ch2/Ch1

https://www.omicron-lab.com/fileadmin/assets/Bode_100/ApplicationNotes/DC_DC_Stability/App_Note_DC_DC_Stability_V3_3.pdf

将 Ch2移到 COMP 引脚并绘制 CH2/CH1的响应将显示补偿频率响应、绘制 CH1/Ch2将显示功率级频率响应。   将 CH2 FRA 添加到 COMP 可能会由于负载而影响响应、因此、留下来将测量整个环路并与 Excel 进行比较。  

接受朋友的请求并通过电子邮件向我发送文件或图片、如果 不担心机密性、您也可以在此处发布图片。  

尊敬的 David：

在我们为测量值组装测试设备时、您是否有任何建议使用的 Cout ESR 值(基于极低的值)？  PCB 电源平面的阻抗和电容的分布性质是否起作用？

谢谢、

-j  

输出电容的零频率位置为 fzero= 1/(2pi*Co*Resr)， 因此等效值

理想情况下需要 VCC0V9网络的阻抗。  

但我认为我们可以假设 ESR 为零 或 ESR 太低、频率补偿不依赖于零来获得稳定性。

应估算陶瓷电容器的有效电容、而不是假设标签上的标称值。  

Murata 具有一个称为 simSURF 的工具、该工具根据直流偏置来降低电容、并绘制 ESR 与频率间的关系图。  

https://ds.murata.co.jp/simsurfing/mlcc.html?reqtype=open_parts&partnumbers=%5B%22GRM32ER60E337ME05#

~2700uF 的大 Cout 和1m Ω 的 ESR、零点频率 为58kHz、可在环路中提供相位升压。

 两个100uF 电容器附近的470uF 电容器可能具有8至10m Ω 的 ESR。 查看470uF 数据表。   

一些 SoC 供应商提供 Excel 中的 PDN 计算器来提供阻抗与频率间的关系

与 http://app.pdntool.com/类似 、一些 PCB 布局工具也可以提取电路网络。

如果问题是稳定性、则计算器中假定的问题将关闭。   

如果有效 Cout 低于假定值、则双极点将更高、相位裕度将太低。

如果 ESR 较低、但假定为较高、如上所述、相位裕度将过低。  

 假设 COUT 较低(即1/2)且无 ESR、并使用不同的环路元件进行补偿

将提供一个用于故障排除的稳定环路。

如果不稳定因素持续存在且功率级频率响应符合预期、则可能不是控制环路问题。  

嗨、David、

如果假定并联 ESR 为0、那么这对等式有什么影响？ 我可以简单地删除 RC2和 CC3吗？

数据表中的值  

查看100uF X5R 6.3V MLCC、在偏置电压和低温下不需要降额。  47uF 具有相似的温度和直流偏置规格。

谢谢、

-j

您好、John、  

David 今天离开、 明天回来  

如果 ESR 过低，输出电容的零点频率位置将被推到远点，对稳定性没有影响。  

从所示的图中可以看出、VDC 降额小于10%。  

谢谢！  

Tahar

我将再次提出这个问题。   "如果假定并联 ESR 为0、那么这对等式有什么影响？ 我可以简单地删除 RC2和 CC3吗？"

Webench 是否是生成组件值的首选工具？

谢谢、

-j

如果 ESR 非常低、则补偿等于或接近 FSW/2的 WP1。  

尊敬的 David：

我再次使用 Webench 根据0.9V、2730uF Co、FSW 700kHz、L 120uH、25A 生成组件值。  报告指出、我应该具有42.73度的相位裕度和72.42kHz 的交叉频率。   这些新值与我在2020年在 Kristoffer Flores 的帮助下首次生成设计时不同。  我在设计中使用了新值、系统从 Linux 启动、然后崩溃、现在情况更糟。  

Q1：Webench 是否是生成组件值的首选工具？

问题2：根据我的设计中的 MLCC 数量、您是否同意 ESR 将非常低？

Q3：我是否需要对 Webench 输入进行其他调整？

我将尝试按照 建议将 WP1设置在 FSW/2附近。

谢谢、

-j

将 WP1设置为接近350kHz 时、最佳方法是什么、因为 wz2也会受到影响？ 保持 RC2不变并调整 CC3？

webench 是设计的良好起点。   

webench 和 Excel 是计算器、我们需要通过测量来评估

并与 Excel 或 webench 进行比较  

Excel 表格在电容降额以及放置极点和零点方面具有更大的灵活性。   

Excel 更易于对设计进行故障排除。

您是否有 SW 节点波形的示波器图、即 SoC 关断时的 Vout？  

 我不清楚不稳定的电源是如何导致 SoC 崩溃的。   

不稳定的电源仍可调节至正确的输出电压。

具有60度相位裕度的电源的振荡 有很多原因

某件事情发生崩溃、似乎有一个错误的假设。    

使用 Excel 工作表、直到问题得到解决。  

FRA 测量将验证输出电容是否为低 ESR。  

主板上的470uF 电解电容器具有 ESR。   在离线板上有另一个电解电容器。  

 稳定性只是导致转换器出现问题的一个因素。  

第一篇文章显示了67度和60度相补角的波特图、这些应该是这样的

由于相补角大于45度、因此设计应保持稳定。  

典型设计将使用1/10到1/5的 Fsw 来实现交叉频率、以平衡尺寸(# cout)、成本和瞬态响应。  

该原理图具有很大的电容。

由于已经安装了输出电容、并且交叉频率越低、性能就越好(46kHz 与100kHz)。   

使用 Excel 可以降低交叉频率并检查行为。    

我收到了 bode-100对 LM27403环路滤波器进行了测试。  低端的相位图中的噪声是否是一个问题？  0交叉看起来我们有良好的裕度。  我确实使用了一个形状的输入来尝试清理它。

尊敬的 David：

我将在明天获取示波器捕获。  但我今天发现我的示波器上的噪声是由我们使用的环境室引起的。  即使电路板断电、探针也会拾取它；有一点红色的鲱鱼。  我之前看过开关节点寻找振铃、但没有发现任何问题。  如果需要、我可以在该结处提供 RC 缓冲器。

谢谢、

-j

这是到 RS 引脚的路径。  第2层和第7层是接地平面、顶层(第1层)和底层(第8层)具有接地填充。

在此捕获中、您可以看到下面0.9V 平面的轮廓。  我可以看到顶部和中间层5。

感谢大家分享 PCB 布局。  

当我比较 LM27403EVM PCB 布局并查看数据表中的 PCB 布局说明与上图时。

我注意到 VDD 和 VIN 电容器是通过上图中的过孔连接的、EVM 使用覆铜将 GND 引脚连接到 VDD 和 VIN 电容器。 。  

SEC 11.1.3 数据表第46页的第5项。  
'通过其各自的去耦电容器将 VDD 和 VIN 引脚的电流环路最小化至
GND 引脚。 换言之、将这些电容器尽可能靠近 LM27403放置。"

VIN 和 VDD 电容器连接可能会导致间歇性问题。   如果转换器显示不稳定的行为、但 LC 和补偿显示转换器应保持稳定、则更好的 VIN 和 VDD 电容器接地可以提高抗噪性能并实现稳定运行。  

为了隔离此问题、如果有一种方法可以修改电路板、使 VDD 和 VIN 电容器更靠近接地引脚并检查性能。  

有必要尝试确定问题是否存在在其他地方。