[参考译文] UCC28730EVM-552：UCC28730EVM-552：所需的大容量电容远高于命令要求

您好、Romain、

感谢您关注 UCC28730 PSR 反激式控制器及其 EVM。

我不确定为什么您会看到更高的峰值电流和更低的大容量电容。   对于给定的输入和输出条件集、电流峰值由 UCC28730的控制律所要求的 Vcst 电平确定。   这些 I/O 条件是在 VS 和 CS 输入端测量的、如您所知。

但是、您显示的波形不是 VS 和 CS。 标记为“Vs”的波形实际上是 VAUX 绕组波形。 这是一个很好的做法、因为直接探测 VS 引脚会增加电容、这会使 VS 信号恶化并干扰适当的调节和时序。

标记为 VCS 的波形在感应电阻器 R9/11/12处测量。 控制器对其在 CS 输入端看到的信号执行操作。 该信号由 R7 (RLC、现在为4.7K)和 C5 (27pF)进行滤波。 该滤波器将抑制 RCS 波形的尖峰形状、但也会向信号添加127ns 的延迟时间。

在50 Ω 负载电平下、运行在 FM 高频带且 Vsct (max)= 0.74V。 当看到 VCS 超过0.74V 时、控制器将关闭栅极驱动、但该信号会延迟127ns、因此 VREF 继续上升到高于0.74V 电平。 当栅极输出电压下降并将电流从 MOSFET 栅极拉出时、电压基准斜率中的向下陷波表示。 到那时、实际的 Vrs 已达到0.8V。

我认为、该陷波之后的尖峰窄峰值是关断时通过漏极 dv/dt 耦合到探针的电容效应。   我不认为它是真正的电流，而是噪声。 使用“尖头和桶形”探测技术，以最大限度地降低此噪声。

话虽如此、可能还有其他问题会影响修改后的 EVM 的启动。

我假设输出 SR-FET 和控制器 UCC24610仍处于连接状态、因为您没有提到断开它们的连接。  这些器件用于具有~12：1匝数比的变压器的5V 输出。 您已更改为12V 输出时的6：1比率。 380V 大容量反映为63V +12V = 75V 最大反向电压。    相对于 GND、UCC24610 VD 引脚的额定电压仅为55Vmax。 SR MOSFET CSD18534Q5A 的额定电压仅为60V。 一旦您将输入电压升高到足够高、我怀疑这些器件中的一个或两个器件会损坏或损坏。

当 SR-FET 成为短路时、初级电流峰值始终超过 Vocp 阈值(1.5V)、并且由于关断延迟而更高。

请检查您的设计、以查看您是否需要用额定值更高的器件替换 SR-FET、并使用 UCC24612控制器代替 UCC24610 (遗憾的是、它们的封装不同)。

此致、
Ulrich