This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/933191/tps53355-external-5v-to-replace-internal-ldo
我们在系统中只有5V 和3.3V 电压。 那么、VDD 和 VREG 是否可以连接到5V？ 我们认为 TPS53355控制电路使用5V 电压、而转换器功率级使用3.3V 电压。 如果您有参考原理图、您会转交给我吗？
谢谢
是的、这是使用 TPS53355的可接受方法。 我可以考虑的主要注意事项是确保该5V 电压轨经过良好调节并保持在 VREG 引脚的额定值范围内。
此外、您将调节到什么输出电压？ 我提出这一点是为了确保也考虑了最小关断时间限制。 假设 Fsw 为500kHz、进行一些粗略计算时、应可实现1.8V 输出、但2.5V 输出可能不能实现。
最后、在执行此操作时还需要考虑电源定序。 由于 VIN 引脚没有 UVLO、我建议使用3.3V 和5V 电压。 这将确保 VIN 足以在 TPS53355开始开关之前调节输出。 如果 VIN 不足、如果输出 UVP 跳闸、则可能会出现断续行为。 如果无法强制执行此序列、则可以使用 EN 引脚确保器件在3.3V 电压可用之前不会开始开关。
谢谢您回答了我的问题。 我们将使用 EN 来确保两个电源轨都在容差范围内。
至于最短关断时间、我查看了数据表、最坏情况为400ns。 我猜需要调整频率、以使最坏情况下的占空比同时满足最小关断和最小导通时间？ 最短导通时间为35ns、但它是典型值、并非最坏情况。
是的、您可能只需调整频率即可避免最短关断时间限制。 在估算最小关断时间时、您需要考虑最小 Vin、最大负载并在电路中包含直流压降。 下面是估算支持特定输出所需的最小 Vin 的公式。 这特意为所有电阻值包含一个系数2、以提供裕度。
2*Iout*(RDSON_HS_OHM -RDSON_LS_OHM)-(Vout+2*Iout*(DCR_OHM +RDSON_LS_OHM))/(FSW_Hz*TOFF_MIN_MAX_SEC-1)
您很可能不需要担心5V 输入的最短导通时间。 此外、如果您进入最短导通时间、则会导致 Fsw 下降、但输出仍将被调节。 另一方面、如果达到最小关断时间、输出将开始下降。
感谢方程式。
还有几个问题需要确认：
对于我建议的方案、将 VDD 和 VREG 一起连接到外部5V、内部 LDO 会发生什么情况？ 数据表中始终显示 VREG 上的5V 输出、但并未说明 VDD 低于5V 和高于4.5V 时的确切情况。 因此、我现在对 VREG 短接至 VDD 犹豫不决。
2.输出电容选择。 我们始终在输出端放置混合的低 ESR 钽和陶瓷电容器。 我们应该在设计中放置纹波注入组件吗？ 如果是、我们如何计算这些值？
谢谢。。。
内部 LDO 将被旁路掉。 由于 LDO 中的压降(30mA 时最大值为230mV)、内部 LDO 只能调节到低于5V 的电压。 将其过驱动至与 VDD 相同的电压将导致从 VDD 到 VREG 的电流最小。
是的、最好至少包含纹波注入组件的占位符。 如果您计划使用具有足够低 ESR 的电容器、导致 FB 纹波太小、则当然需要这些电容器。 计算这些组件的过程见数据表、从第25页开始。 链接。
https://www.ti.com/lit/ds/symlink/tps53355.pdf#page=25
我还检查了 WEBENCH、它支持在 VIN = 3.3V 时创建原理图。 此处的计算有助于确保 FB 有足够的纹波、因此可将其用作起点。
我想我对问题2不清楚。 数据表提供了单种类型的电容器 ESR 零点计算。 混合不同类型的电容器很难手动计算 ESR 零点。 我还没有尝试过 WEBENCH。 它是自动计算的、还是有一个我可以使用的经验法则公式？ 过去、对于电压模式转换器、我始终在环路补偿计算中忽略陶瓷电容器、并且仅使用钽电容器。 由于这个转换器是电流模式、我想知道我的"忽略方案"是否仍然有效。
问得好。 使用混合输出电容器类型会变得很棘手、如果大容量电容远高于陶瓷电容、通常可以忽略陶瓷电容器。 但是、它们通常足够接近、您无法使用此简化。
我建议的方法是检查 FSW 处输出电容器的组合阻抗、并确保其大于计算得出的 ESR 要求。 下面是一个很长的公式、希望它足够清晰、可以描述我的意思。 您可能会排除陶瓷电容器的 ESR、因为通常情况下、电容将在 FSW 处占主导地位。
如果输出端纹波不足、WEBENCH 将会考虑这种组合并添加到 RCC 组件中。
1/(1/(SQRT ((ESR_BULAT*10^-3)^2+1/(2*PI()* FSW_SELECT*10^3*Cout_BULK_10*6)^2)+1/(SQRT (ESR_cer 10^-3)^2+1/(2 π()*10*3*FSW_3*10^^^^^
谢谢。 我认为我现在很好。
