请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：UCC27714 主题中讨论的其他器件：TIDA-00778
当栅极驱动器输入具有400k 下拉电阻时、为什么需要在 GPIO 引脚上添加外部下拉电阻器？ 并行外部下拉电阻(10k / 100k)是否会改变 MCU 数字接地或 PWM 振荡器如此靠近封装引脚的 SNR？ TI 的任何工程师是否验证了将较低电阻外部下拉电阻添加到 GPIO 端口附近的栅极驱动器输入引脚对 MCU 的 SNR 变化？ 我从未注意到任何 TI 原理图中 PWM 振荡器驱动引脚上的外部下拉。
我可以想到的唯一原因是、拆分400k 内部下拉电阻时、误认为它会使下降时间加快到超过数据表显示的值。 尝试强制下降时间比数据表指定的400k 输出关断下降时间快多少？
然而、在 TIDA-00778原理图中、我们看到 PWM 驱动输出中增加了10k 下拉电阻。 当 GPIO 输出在 POR 期间进入高阻抗状态时、400k 不足以保持栅极驱动输出、尤其是当 EN 在 POR 期间将栅极驱动器禁用时？ 工程师可能未能向 EN 引脚添加10k 下拉电阻器、并且经历了糟糕的体验。 由于 EN 引脚通过400k 上拉至 VDD (+15V)、因此它可以轻松连接3V3 GPIO 端口、而无需向 EN 引脚添加外部10k 下拉。 在 POR 或 BOR 和 GPIO 驱动器进入高阻抗状态期间、向 EN 添加10k 下拉电阻可使栅极驱动器输出保持禁用2v9。
