数据表显示输出 电容器的 ESR 和 Cout 应满足以下条件、但我不知道原因。 这种情况的详细理论基础是什么?
This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
TPS53353转换器使用 TI 的 D-CAP 模式自适应恒定导通时间控制。
D-CAP 模式控制的工作方式是生成一个由 VIN、VOUT 和所需开关频率设置的导通时间、从而为输出电压充电、然后等待输出电压放电回到基准点、然后再生成另一个固定导通时间。 为了保持稳定的开关频率、该架构依赖于输出电压纹波与开关节点和电感器电流"同相"。
输出电压有2个输出电压纹波分量:
电阻输出纹波是流经输出电容器 ESR 的电感纹波电流、与电感电流之间具有零相位滞后。
电容输出纹波是流经输出电容电容的电感纹波电流、与电感电流相差90度。
保持 ESR 零点1/(2 x Pi x ESR x Cout)小于或等于 fsw / 4,可确保输出纹波的相位角足够低,以保持稳定的开关频率。 ESR 零点频率越高、开关和输出电压之间的相位滞后越高、 该转换器可以在两种不同的频率之间交替运行、这两种频率平均为目标开关频率、例如、一个编程为500kHz 的转换器、其脉冲重复频率为1.5us 和2.5us、而不是每2us 产生一个脉冲。
如果您希望使用 TPS53353或其他 D-CAP 模式控制器、其输出电压纹波更小或频率更高的 ESR 零点、 这里是 TI 应用手册的链接、该手册介绍了如何在电感器上使用外部 RCC 注入网络来仿真更高的 ESR、并在 ESR 为零频率非常高的电容器上保持稳定性
https://www.ti.com/lit/pdf/slva453
Peter James Miller
在我看来、ESR x Cout > 0.5 x Ton、只要满足这一条件、就可以避免由相位差纹波引起的脉冲突发现象。
而1/(2 x Pi x ESR x Cout)小于或等于 FSW/4、可简化为 ESR x Cout > 2Ton/DPI、明显 比上述条件更严格。
所以我不明白为什么我们必须满足第二个条件而不是第一个条件。 第二个条件的详细推导过程是什么?
谢谢。