This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/930707/ucc27211-drop-on-hb-hs
大家好、
正如您在下面的波形中看到的、HB-HS 上有 Vout 压降(<5.6V/3ns)。 在 HB 和 HS 引脚上测得。
数据表中提到 、VDD UVLO 最小值为6.2V 这种短压降是否会触发 HB-HS UVLO？ 下降时间将触发 UVLO？
BRS
假设
您好、
我查看了 UCC27211有关 UVLO 预期延迟的信息。 HB UVLO 下降延迟远长于示波器图中显示的负干扰。 UVLO 延迟可避免噪声尖峰和短期干扰的误触发。 驱动器不会在显示负瞬态的情况下进入 UVLO。
由于这是以开关接地基准 HB 到 HS 为基准的电压、因此也很难精确测量此电压。 因此、示波器图中的负干扰可能不会像测量的那样低。
确认这是否能解决您的问题、或者您可以在此主题上发布其他问题。
此致、
您好 Richard、
谢谢。 很明显。
如您所述、预期的 UVLO 延迟更长、您能不能告诉我预期的 UVLO 延迟值？ 谢谢。
我记得、从我查看的仿真数据可以看到、UVLO 下降延迟在1-2us 范围内、这远远超出了所讨论的小毛刺脉冲。 但是、这不是经数据表测试的参数。 确保客户了解此延迟未经过测试。
