[参考译文] TPS389006-Q1：FuSa 关于 TPS389006-Q1的问题、考虑 J784S4 PDN-3A

您好、Xiaowei、

我将与设计工程师进行检查。

谢谢、
Andrew

您好、Xiaowei、

遗憾的是、测试 NIRQ 功能/故障的唯一方法是通过写入 FORCE_NIRQ 位将引脚拉低。 很可能、如果 IRQ 被拉至低电平、我不建议将您的系统设置为关闭。

您是否有可以发送的原理图/方框图？  或者、您能否至少显示连接 NIRQ 引脚的内容？

谢谢、

Andrew

尊敬的 Andrew：

感谢你的帮助。

当前系统设计遵循，它来自 TDA4VH 的 PDN 设计。

在本例中(https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/1191494/tps6594-q1-fusa-questions-about-tps6594133a-tps389006-q1-for-j784s4-pdn-3a/4510683#4510683)、提供了以下信息。

"

在 MCU_PWR_GRP_IRQn (连接到 GPIO10)的下降沿、PMIC 将执行所有电源轨有序关断。

在 MAIN_PWRGRP_IRQn (连接到 GPIO8)的下降沿、PMIC 将关闭为 SOC 供电的电源轨、但使与为 MCU 供电相关的电源轨保持启用状态。 (我们的系统将关闭)

”

BR

小威

您好、Xiaowei、

我明白了。 在 TPS6594-Q1的加电序列期间、您的系统是否仍需测试 NIRQ？

谢谢、

Andrew

尊敬的 Andrew：

感谢您的回复。

根据当前的系统设计、我们无法在 TPS65941-Q1的加电序列期间测试 NIRQ、因为在此阶段、SW/自动定序器尚未启动。

也许可以考虑在 TPS6594-Q1中增加延迟？

BR

小威

尊敬的 Andrew：

感谢您的回复。

我们无法在 TPS6594-Q1中添加延迟、这些逻辑应由 TI 配置。

您能否 帮助了解如何在 TPS389006和 TPS6594-Q1之间实施'TEST NIRQ PATH bwt'？

BR

小威

尊敬的 XW：

我不确定您如何 使用某种缓冲系统来检查 NIRQ 功能、而这种缓冲系统不会给您的电路添加单点故障。 如果有一种暂时禁用 GPIO8/GPIO10功能的方法、您能否检查另一个 E2E 线程。

或者、如果有 不同的 GPIO 可以连接 NIRQ、而这些 GPIO 可以向 GPIO8/GPIO10发送信号、但只有在您完成 NIRQ 功能测试后、您才能检查另一个线程？

https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/1191494/tps6594-q1-fusa-questions-about-tps6594133a-tps389006-q1-for-j784s4-pdn-3a/4510683#4510683

谢谢、

Andrew

尊敬的 Andrew：

感谢您的回复。

该主题与‘如何测试 TPS6594和 TPS389006之间的 NIRQ 功能'无关。

您能否帮助 我了解可以联系谁来处理系统问题？

BR

小威

您好、Xiaowei、

我们将研究这一点、并在明天的一天结束前提供反馈。 感谢这里的耐心！

谢谢、

ISA