[参考译文] TPS51200：TPS51200上电和断电期间的 Vref

admin

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/1198466/tps51200-vref-during-power-up-and-down-on-tps51200

器件型号：TPS51200

您好！

在上电和断电期间、DDR4 DIMM/SODIMM 插接到 FPGA 板上的 VREF 遇到了一些问题。

在不使用 DIMM/SODIMM 的情况下加电期间的示例

插入 DIMM/SODIMM 模块后、我们看到了这种非单调上升。

在插入 DIMM/SODMII 模块并接通电源后是否需要这样做？如果不是、我们如何解决此问题？

我们还可以在 VREF 以及 DIMM/SODIMM 断电期间看到下冲。有什么想法我们如何解决这个问题呢？

2 年多前

0 admin 2 年多前

TI__Guru**** 2513185 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好 KJ、

您是否有可以提供的原理图？

通常、FPGA 对加电和断电有非常具体的时序要求。确保 FPGA 的电压轨时序正确。

此致、

Sam Gradinaru

0 admin 2 年多前

TI__Guru**** 2513185 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好！

我们确实具有加电和断电顺序。我们是 FPGA 制造商、因此我们了解这一要求。是否还有其他可能导致这种情况？

0 admin 2 年多前

TI__Guru**** 2513185 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好 KJ、

我们需要更多的信息来找出原因。您能否提供原理图以便我们了解外部组件选择是否正确？这是一个公共论坛、因此如果存在此问题、请联系您当地的 TI 代表、通过电子邮件通信继续讨论。

此致、

Sam Gradinaru

0 admin 2 年多前

TI__Guru**** 2513185 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好 KJ、

您是否联系过当地的 TI FAE 以通过电子邮件联系我们？

此致、

Sam Gradinaru

0 admin 2 年多前

TI__Guru**** 2513185 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

尊敬的 Sam：

您能帮助提供马来西亚当地的 FAE 吗？

谢谢、

KJ Ooi

0 admin 2 年多前

TI__Guru**** 2513185 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好 KJ、

您可以通过 s-gradinaru@ti.com 向我发送电子邮件、我们可以将讨论脱机。我现在将关闭此主题。

谢谢你。

此致、

Sam Gradinaru

电源管理（参考译文帖）

电源管理（参考译文帖）(Read Only)

[参考译文] TPS51200：TPS51200上电和断电期间的 Vref