This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/1227957/tps51362-function-of-lp-and-connection-question
大家好、
客户询问 LP#是否像往常一样保持低水平、这是否会影响任何性能或任何其他因素？ 有两个可正常使用的引脚？
为这个引脚推荐的电路是什么？ 如外部上拉、开漏？ 或外部下拉？
谢谢。
奥利弗
尊敬的 Oliver：
客户无法在重负载期间拉低 LP#引脚、只能在系统待机期间拉低、以实现较长的电池寿命。 下拉信号可控制一个小型 MOSFET 来下拉 LP#引脚。
希望这对您有所帮助
Nancy
大家好、Nancy、
感谢您的反馈。
如果 LP#保持低电平、在重负载条件下会发生什么情况？ 是否有副作用？
Br、
Scott
尊敬的 SHH：
LP#低电平不适用于重负载、因为它将启用 ULQ 模式、输入电流为100uA。 100uA 输入电流无法支持重负载、从而导致无输出。
感谢您的评论。
这会触发任何保护吗？
同时、客户希望了解 LP#被拉至低电平时的当前应用范围、因为在 LP#由于时间差由低电平变为高电平之前、后端设备可能会开始运行和加载、 客户担心这可能导致无输出。
请帮助确认这种情况：
1. LP#= LOW 时、当前的应用范围是多少？ 2.如果它超过第1点的电流,允许的时间是多少? 3.您能帮助自己申请 TPS51362 EVM 吗？
SHH
不触发任何保护。 LP#拉至低电平将关闭典型100uA 输入电流的所有必要内部电路。 如此小的输入电流将无法支持起伏负载。 因此它将没有输出。
1.仅在系统待机期间启用 LP#低电平--无负载以延长电池寿命。
2.只要处于待机模式，LP#就可以处于低电平。
3.我们没有 TPS51262EVM 可用、请使用 PSpice 检查性能。
