[参考译文] TPS1663：TPS16630RGE 操作

admin

Other Parts Discussed in Thread: TPS2663

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/1235706/tps1663-operation-of-tps16630rge

器件型号：TPS1663
主题中讨论的其他器件：TPS2663

尊敬的 TI 团队

关于 TPS16630RGE 的工作情况、请说明以下两点。

(1)我想知道从检测到 UVLO 到 PGOOD 取消置位的延迟时间。

我是否应该参考数据表"7.6时序要求"中的"下降沿"？

如果我还需要考虑其他问题、请告诉我。

(2)由于 TPS16630RGE 没有反向电流保护功能、我想在 IC 的输入端放一个肖特基势垒二极管。

在这种情况下、当输入电压关断后、TPS16630 "IN"引脚的电压将由 TPS16630内体二极管的 VF 降至"OUT"引脚的电压。是这样吗？

此致、

太郎美

2 年多前

0 admin 2 年多前

TI__Guru**** 2526700 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

尊敬的 Taroimo：

请按照问题的顺序查看解答。

1.是的,是的。只需要考虑这一点。

2.是的反向电流将流动。肖特基二极管、您将放置在 VIN 和 GND 之间？您为什么要放置二极管？

此致

G·库纳尔

0 admin 2 年多前

TI__Guru**** 2526700 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

尊敬的 Kunal：

感谢您的快速回复。

我想就在 TPS16630RGE 的输入电容之前、将一个二极管与电力线串联。

目的是在输入电源关闭时、在后续阶段缓和电路中的压降。

此致、

太郎美

0 admin 2 年多前

TI__Guru**** 2526700 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

尊敬的 Taroimo：

理解这会起作用。此外、您还可以查看具有反向电流阻断功能的 TPS2663器件。

此致

G·库纳尔

0 admin 2 年多前

TI__Guru**** 2526700 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

尊敬的 Kunal：

感谢您的确认。

根据数据表中"9.2功能方框图"中的方框图说明、在 UVLO 检测之后、PGOOD 似乎在10us 延迟后失效。

因此、我认为实际操作如下。是这样吗？

检测到 UVLO 后、IC 内的 FET 在10us 的延迟后关断。
IC 内部的 FET 关断后、PGOOD 在10ms (典型值)延迟时间后失效。

如果您有任何其他信息、请告诉我。

此致、

太郎美

0 admin 2 年多前

TI__Guru**** 2526700 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

尊敬的 Taroimo：

是的、您的理解是正确的。

此致

G·库纳尔

0 admin 2 年多前

TI__Guru**** 2526700 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

尊敬的 Kunal：

感谢您的确认。

仅从方框图来看、看起来 PGOOD 在10us 后无效。

我认为当修订数据表时、最好在方框图中包含有关10ms 延迟的说明。

此致、

太郎美

电源管理（参考译文帖）

电源管理（参考译文帖）(Read Only)

[参考译文] TPS1663：TPS16630RGE 操作