[参考译文] UCC28951-Q1：从配置中出现异常行为

您好！

主模式下的主时钟似乎为198kHz、同步频率则为200kHz。  我认为 SYNC 频率可能太接近编程的主时钟频率。  我建议将 SYNC 频率增加到220kHz。  看到事情有所改进。

如果您的设计中存在次谐波振荡的可能性很大、则没有足够的斜率补偿。  以下链接将为您提供应用手册、该应用手册介绍了使用 UCC28951在相移全桥中进行的分步设计过程。  有一个章节讨论了如何设置斜率补偿。   https://www.ti.com/lit/pdf/slua560

此致、

尊敬的 Mike：

感谢您的答复。

在主控模式下、Rt 是60K4连接到 Vcc。 通过这种方法、输出信号具有大约100KHz 的频率。 以下是我们在这里讨论过的内容：

https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/1234355/ucc28950-questions-about-sync-circuit-showed-in-slua609/4671341?tisearch=e2e-sitesearch&keymatch=%2520user%253A541000#4671341

我采用200KHz 的同步信号频率、 以便使输出信号频率为100KHz。 我认为、如果我将同步频率增加到220KHz、那么输出将变为110KHz。 也许最好在例如75K 时增加 Rt、以获得80KHz 的主时钟？ 是否无法保持主时钟与同步衍生时钟相似？

关于次谐波振荡、我注意到如果我进一步降低 RSUM (增加更多补偿)、然后 最大输出电流减小、两个斜坡的相加似乎达到2V 的限值。 这里是一个输出电流为70A 的示波器：

C1 (黄色)是 CS 引脚。 C2 (紫色)为 Vout。 C3 (浅蓝色)是 QD 的漏极。 C4是 UCC28951的 OUTA。 你有什么建议？

请注意、我已使用 UCC28950开始该项目、然后我切换到 UCC28951、希望在接近电流限制的情况下实现更好的行为、但在这个开发阶段、我无法看到任何效果、可能是因为我做错了事情。

谢谢！

您好！

您的查询已收到、正在审查中。

此致、

您好！

另一个选择是减小 Rt、以便振荡器频率为90kHz、并同步到200kHz。

您可能添加了过多的斜率补偿。  以下链接将为您提供展示如何使用 UCC28950和 UCC28951进行设计的应用手册。  有关如何设置斜率补偿的部分。

https://www.ti.com/lit/pdf/slua560

电流感应信号看起来确实比 以前有所改进。  不过、CS 信号的斜率会发生变化、看起来有点饱和。  如果增加过多的斜率补偿、可能会导致此设计在电压模式控制下运行。  尝试根据 slua560调整斜率补偿、以查看波形是否有所改善。

UCC28951设计成在大于90%的占空比下运行。  从您的波形可以看出、它似乎是适合您的设计的正确器件。

https://www.ti.com/lit/pdf/slua853

此致、

尊敬的 Mike：

我尝试根据建议提高 SYNC 频率。 输出在20A 左右之前保持稳定、但如果我增加负载、这就是示波器记录的值：

C1 (黄色)是 CS 引脚。 C2 (紫色)为 Vout。 C3 (浅蓝色)是 QD 的漏极。 C4是 UCC28951的 OUTA。 CS 信号的质量看起来不同、因为此记录是用1s 时分再放大的。

我不是没听错这一点、请看红色箭头：

UCC 似乎停止并重新启动、但 CS 信号在该点之前未显示过流。 处于主控模式的同一个板运行没有任何问题。 我还试图将 Rt 增加到82K、维持同步频率220KHz、但没有成功。

如果此情况持续存在、则 UCC 似乎进入断续模式：

你有什么建议？  

谢谢！

您好！

您的查询正在审查中、我会很快回复您。

此致、

您好！

我又看了一下波形、在1A 输出关闭后立即开启。  此时、控制器将要求占空比为0%、这是它所要求的。  

在2 OUT A 处、相移似乎为180度。  在下面的波形中、这发生了3次。  A 相应与更大的时钟同步、而不是进行移位。 您能再次确认一下这些波形中的 A 不是输出 C 或 D 吗？  OUT C 和 D 将根据占空比进行相移。

是否可以重现此波形、从而将输出移到 SYNC 引脚？  我只是想看看同步相对于 OUT A、CS 和 QD 漏极的样子。  

此致、

尊敬的 Mike：

当然、请参阅以下示例：

C1 (黄色)是 CS 引脚。 C2 (紫色)是 OUTA。 C3 (浅蓝色)是 QD 的漏极。 C4是 SYNC 输入。

这里记录了相同的异常。 现在更详细地说：

从我的观点来看、同步信号是稳定的、CS 信号未显示过流情况。 但 UCC 似乎停止然后重新启动、现在可能是由于变压器不平衡导致出现过流情况。

详细信息如下：

你怎么看？

谢谢！

您好！

我只是想仔细检查一些东西。  在从(跟随器)模式下工作时、是否在 SS 引脚和接地端之间连接了825k 欧姆电阻？

否则、同步时器件可能出现行为错误。

此致、

尊敬的 Mike：

是的、我确认是否存在与270nF 电容器并联的825 K 电阻。  

我还确认,我尝试过很多次,这种异常总是以相同的方式发生。  

如果您有任何其他问题、敬请告知。

谢谢！

此致

您好！

您的查询已收到、正在审核中。

此致、

您好！

OUT A 将通过时钟产生的轻微延迟来跟踪 SYNC 信号。

您的波形会同步、且突然出现一个关于 OUT A 和 OUT A 的干扰、然后在 OUT C 为高电平时开启。  请注意、QDD 为高电平表示 OUT C 为高电平。  这将导致0%占空比、在干扰后立即在 CS 引脚上没有电流可以看到该占空比。  在毛刺脉冲之后的开关周期内、电感器电流会耗尽到零并逐渐增加。  随后、OUT A 会同步、但在再次同步之前、它会移相180度。

我不禁要问、在瞬发性波动之后、电流为什么缓慢上升。  这种情况发生得太快了、电压放大器应该没有时间更改输出电压、并且下一个开关周期峰值电流应控制在相同的幅度而不是较低的幅度。

即使我观察您显示了多种行为的波形、CS 也会耗尽到零、然后逐渐上升。  几乎当发生干扰时、设计会激活软启动。 您的电路中是否存在可导致软启动的问题？  您可能需要在该行为期间检查电压放大器输出和 SS 引脚、以查看是否触发启动。 如果触发启动、则可能会产生不良结果。

您可能还需要检查 VREF 和 VDD、以确保它们具有良好的干净电压并使用高频旁路电容器正确旁路。  如果这些引脚上存在噪声、则可能会导致控制器行为异常。

此致、

尊敬的 Mike：

很抱歉回复延迟、 做进一步测试需要一段时间。

关于您的问题、在我的电路中、软启动仅由 SS 引脚上的电容器控制、VDD 和 VREF 通过与1uF 电容器 X7R 并联的100nF 电容器正确旁路。

此外、在我的电路中、EA-和 COMP 引脚连接在一起、误差放大器的补偿网络 连接到 EA+。

下面是其他一些示波器：

C1 (黄色)是 CS 引脚、C2 (紫色)是 OUTA、C3 (浅蓝色)是 EA+、C4 (绿色)是 SS 引脚。 您可以看到、由于转换器"停止"导致的压降以及初级电流的下降、补偿网络要求更高的占空比。

在更广泛的时间内：

这里是第一个"停止"的细节:

补偿网络的反应可能太快、但此转换器必须具有非常快的负载瞬态响应。

我认为这种异常不是软启动条件、慢得多：电流仅在3或4个开关周期内升高、同时由 SS 电容器控制的软启动需要超过200ms。

以下是通道4上的 Vout 的相同行为(绿色)：

在这里、VDD 和 VREF：

C1 (黄色)是 CS 引脚、C2 (紫色)是 OUTA、C3 (浅蓝色)是 EA+引脚、C4 (绿色)是 VDD 12V。

C1 (黄色)是 CS 引脚、C2 (紫色)是 OUTA、C3 (浅蓝色)是 EA+引脚、C4 (绿色)是 VREF 5V。

我已经注意到、在第一次异常之后、控制器将 SS 引脚 (C4、绿色)从4.65V 缓慢放电至3.7V：

根据数据表、这意味着 UCC 正在进入逐周期电流限制：

这是正确的、因为这种情况仅在 OUTA 异常后初级电流过度上升后发生：

因此、在完成所有这些测量之后、我还没有找到使 UCC 在 OUTA 上停止脉冲、然后再重新启动的外部原因。 即使是上升 od EA+电压也仅在异常情况后发生。 此外、正如我们所看到的、这种情况的持续存在导致变压器失衡、然后进入 HICUPP 模式：

你怎么看？  

我已经阅读过 SS 引脚上825K 电阻的作用范围、即防止 UCC 进入"测试模式"、是否存在问题？ 出于某些原因、可能需要修改该电阻器的值？ "测试模式"是什么意思？

非常感谢。

此致

您好！

我正在审查您的查询、并会很快回复您。

此致、

您好！

还有一件事我感到困惑。  当出现错误行为时、电感器电流从继续完全放电。  您可以通过 CS 信号观察到这一点。  几乎就好像负载消失了、然后缓慢地返回。  即使错过了一个周期、也应该会出现直流输出电流。  您的其他波形显示 VOUT 没有下降到足以导致负载从0A 开始。 您知道导致此情况的原因吗？  

您展示的这个波形具有 SS 引脚只能上升到3.8V。  即使是825k Ω 电阻器接地、电容器的充电电压也应该高达大约4.64V。  除了电容器和825 Ω 电阻外、SS 引脚上是否有任何元件？

C1 (黄色)是 CS 引脚、C2 (紫色)是 OUTA、C3 (浅蓝色)是 EA+、C4 (绿色)是 SS 引脚。

因此、这种行为看起来不是由过流或软启动的复位触发的。  但是、在评估的所有引脚上都有很多高频噪声。  在不应该触发主时钟同步的情况下、高频噪声是否可能触发了主时钟的同步？  您可以尝试从同步信号向同步引脚添加 RC 滤波器。  尝试在 SYNC 信号和跟随器的 SYNC 引脚之间添加一个1k 欧姆220 pF 低通滤波器。  将电容器尽可能靠近跟随器控制器的 SYNC 引脚和 GND 引脚放置。  您还需要让1k 欧姆电阻器尽可能靠近 SYNC 引脚。  尽可能缩短布线将减少 EMI 天线产生的噪声拾取。

825k Ω 电阻器应与1k Ω 上拉电阻器构成分压器。  这应该会将 SS 电压大致设置为4.64V。 我不知道测试模式是什么、但应该是通过将 SS 引脚拉至4.95V 以上来激活的。 电阻分压器可确保不会发生这种情况。  需要对其进行调整。  但是、如果在 SS 引脚上放置一个较小的电阻器、实际上可能会无法实现过流保护。

此致、

尊敬的 Mike：

我知道示波器中有许多高频噪声、但我的示波器是接地的、并且所有探头都 在直流电源连接器附近的同一位置接地。 而且,我不使用任何过滤器,我试图抓住的东西 不好,所以我不想错过任何一件事。

在发生这种异常之前、SS 引脚从转换器启动时正确充电至大约4.65V。 您可以在上面的示例中看到这一点、请参阅中的示例：

而在更宽的时间内、这里：

您可以看到 C4 (绿色)迹线上的光标显示异常前电压为4.62V、然后开始放电至大约3.8V。 奇怪的是、即使我降低负载、SS 引脚也不会再上拉至4.62V、直到下一次软启动(SS 引脚会下拉至零、然后释放)。 数据表似乎对此没有太多说明。

在我的电路中、有一个与825 K 电阻和 CSS 电容并联的 MOSFET。 MOSFET 由外部电路控制、如果发生故障、将禁用 UCC、但情况并非如此、因为在上述示例中、SS 引脚未被下拉至大约0伏。

您认为电感器电流从零开始是正确的、正如我们所看到的、这是由于控制器需要0占空比的时刻。 压降不是很大、但总输出电容为900uF。 观察上面的示波器图、 大约在32us 内有2V 的压降、这意味着放电电流大约为56A、即异常发生时的负载电流。

此外、我使用直流可再生电子负载、负载电流本身可能更稳定、但我认为这种异常不取决于负载(无过载条件)。

最后、关于 SYNC 信号、现在我不使用任何滤波器、只使用一个带有10k 下拉电阻器的47R 串联电阻。  这是因为同步信号似乎已被滤波(上升沿和下降沿已经进行了位舍入)。 在上述示波器中、同步信号是稳定的、并且在异常前后没有任何干扰或类似信号。 驱动 IC 是 SN74LV244AQDGSRQ1。  

此外、我已经尝试采用 RC 滤波器(100 pF、1K 电阻)、但结果越来越差、这种异常现象在较低的负载电流下发生。 似乎 UCC 需要在 SYNC 引脚上进行快速转换。

它的许多天,我正在工作的这种行为,但我仍然不能记录什么可以解释它。 是否有可能在相反的一侧进行思考？ 从 UCC 内部电路的角度来看、这种情况有什么原因呢？ 也许内部振荡器电路中的某些内容可以解释更多。

非常感谢您的支持。

此致

您好！

只有交流电流应该流经电容。  一旦转换器需要占空比、直流电流应该立即恢复。  从0开始是不正常的。  但是、我认为这与您的负载有关、而不是与异常有关。  稍后您将不得不查看此内容。

如果您的设计将 SS 电容放电至3.8V、则会达到2V 的逐周期电流限值。  即使这不会触发启动的复位、它也在发生。  这很可能是因为 CS 引脚上的噪声不会通过低通降低、这与我为 SYNC 引脚推荐的噪声类似。

设计中的某个东西会触发同步的复位。  我认为是噪声。  在您的系统中、3.8V 的 SS 表示未跳闸的逐周期峰值电流限制。  

您已经尝试了对 SYNC 引脚进行滤波、您提到了使用1k 欧姆、100 pF 电容器、因此问题变得更严重。  该滤波器将具有1.6kHz 的极点和100ns 的 RC 时间常数。  我不会认为这不会使事情变得更糟。

噪声可能耦合在 CS 引脚中。  可以尝试对该引脚进行滤波、看看它是否会阻止 SS 引脚放电。  那么看看它是否消除了异常？

此致、  

尊敬的 Mike：

当然、我可以尝试对 CS 引脚进行过滤波、看看会发生什么情况。 CS 引脚滤波过多显然意味着从 UCC 看到的峰值电流低于实际电流、因此触发过流限制的电流将高得多。 在实际过流情况下、例如变压器饱和情况下、这可能无法保护转换器。

遗憾的是、在 UCC 设计中、可能两个最精密的引脚(CS 和 SYNC)一个接一个(引脚15和16)。 当然,这不会方便设计师:-)。

异常之后电流会逐渐增加的事实取决于 UCC 要求的占空比？

尽管如此、在我看来、观察示波器、SS 引脚仅在异常发生后才从 UCC 放电。

您可以在这里清楚地看到它：

因此、我认为达到过流状态是一种后果、而不是异常原因。 这是实数、如 CS 信号所示、在从零开始后、会上升到非常高的水平、接近2V 的限值。 因此、在这种情况下、 UCC 开始对 SS 引脚放电是正确的。

我认为不正确的是 UCC 在输出中产生这种异常,显然没有任何原因造成这种异常。 这可能是噪声引起的、但查看文档、由于 PWM 比较器过早触发、CS 引脚上的噪声会限制占空比、显然情况并非如此。

没有详细记录对 SYNC 噪声的影响、但如果 SYNC 保持为零、UCC 应该使用内部振荡器、并且如果它保持高电平、它应该冻结输出。 此外、在这里、我认为情况并非如此。

"同步复位"是什么意思？  您能否解释一下 SYNC 信号中可能导致此行为的条件？ 您是否指尽管有外部同步、UCC 还是决定使用其内部振荡器的时刻？

谢谢你。

此致

您好！

该波形显示在异常之前而非后处理之前 SS 为3.8V。  唯一会使软星形电容器放电的是逐周期电流限制、除非 SS 电容器上有其他参数。

当异常发生时，输出会移动180度并保持该值，直到异常 再次发生。  在该图中整个图中、 SS 电容器电压为3.8V。此前、您提到过、SS 为4.62V。

我曾建议进行滤波、因为我认为是噪声导致的原因。  你可以做另一个实验来看看它是否有实际的噪音。

在为功率级施加输入电源的情况下运行器件、查看同步是否丢失。

此致、

尊敬的 Mike：

"对不起,我也没想到会被你撞见的。" 我认为这是非常重要的一点、请相信我。 正如我 在上面描述的那样、正如我已经向您展示的波形、  在第一次发生异常时的瞬时、SS 引脚被正确地上拉至4.62V：

然后 SS 引脚通过 UCC 放电、在此您可以清楚地看到其放电：

然后、如果我减小负载电流、UCC 将恢复正常工作、但如果我再次增大、直至导致第一个异常的相同负载、则会发生相同的情况。 不同之处在于、可能这会让您感到困惑、那就是即使负载电流降低并恢复了正常功能、UCC 也绝不会再次上拉 SS 引脚。  

是这样吗？

因此- SS 引脚仅在第一次异常发生后放电、您在最后一次回复中显示的振荡器即在没有断电的情况下开启、且在第一次异常发生后转换器开启。

关于我最后一次答复的问题、请您分享一下您的看法吗？ 也许他们可能有助于更多地了解内部振荡器如何同步工作。

谢谢！

此致

您好！

我收到了您的询问、目前正在审查这一问题。

此致、

您好！

我通读了该线程、问题与同步函数有关。

同步发生在同步脉冲的后沿。   数据表中的以下片段显示了输出 A 和 B 与 SYNC 信号的关系。

您之前做的以下波形。  CH1为 CS、CH2为 OUT A、而 CH4为同步脉冲。  通道3。  问题是当发生异常/干扰时、同步似乎发生变化。  我画出了一个白色的波形、如果同步没有改变、应该是 OUT A 和 OUT D。  这就好比器件 OUT A 的同步在异常后发生了改变。 看起来输出在两个输出之间出现干扰时重新同步为高电平、中间出现干扰。  

我认为您的输出重新同步的系统中有噪声导致了此问题。  这就是我提出建议的原因。  

此致、

迈克