[参考译文] UCC21521：UVLO 会在高侧输出端的自举电容器上破坏第一个短音突发脉冲

尊敬的 Ron：

在您的电路中需要考虑的几个因素：

• 去耦电容器的最佳尺寸和放置
  • 考虑将其他更小的高频电容器与大容量去耦电容器并联(将它们放置在更靠近引脚的位置)
• 具有低栅极电荷 MOSFET
  • 短突发脉冲的问题在于、负载电容不允许完全充电/放电
    • 这会导致栅极驱动器输出级内出现硬开关、从而在内部在 VDD 上引发噪声(可能触发 UVLO)

短音突发的速度有多快、电压是多少？ 可能发生某种不必要的行为、导致 VDD 降至 UVLO 阈值以下。

此致、

广木市

半桥布局中的 OUT A 和 OUT B

由于 UVLO、我认为不允许自举电容器充电。

当低侧 FET 导通时、VDDA 的跳频不会高于电源电压。  低侧 FET 会将 VSSa 拉至低电平、我相信会开启 UCC21521驱动器中的 UVLO 功能。  我尝试了不同的自举电容器和电阻器值、FET 栅极似乎有足够的时间充电。  我必须在这里遗漏一些基本的东西。  此电路过去已经工作过、但现在我无法在低侧 FET 关闭并释放 VSSa 的接地基准后让自举电容器升高。

如果这是50us 的延迟问题、多个周期最终会正确清除此延迟？

这是一种典型的引导加载类型配置。。。

尊敬的 Ron：

我同意您关于自举电容器在每个周期后无法充分充电的想法。 这看起来可能与自举电阻器或电容器的尺寸有关、该尺寸应该比高侧 FET 的栅极电容大大约10倍。

有一个非常有用的文档可帮助您计算自举元件、从而使电路按预期工作。

以下是应用手册：

https://www.ti.com/lit/an/slua887a/slua887a.pdf?ts = 1708643478288&ref_url=https%253A%252F%252Fwww.google.com%252F

希望这对您有所帮助。

此致、

广木市

尊敬的 Hiroki：

我浏览过此 AP 手册、它非常有帮助。

我认为是时候查看高侧的隔离式电源了。  引导带设计将始终存在充电维护问题。

您是否有关于全桥电路中隔离电源的参考设计或 AP 说明？

谢谢。

Ron

尊敬的 Hiroki：

我将尝试使用具有 UCC14240变压器耦合隔离式电源的 PMP23223评估板。  这将让我对 EMI 噪声问题进行试验。

问题： 0.083Amp 输出是我所需的两倍。  为两个高侧 FET 使用输出是实用的还是明智的做法？还是为每个 FET 使用一个电源？

Ron

顺便说一下：

既然我们可以关闭此帖子、我是否会出于隐私考虑将我的姓氏从标题中删除？

Ron