大家好、
客户在使用我们的 UCC21750时有一些问题、您能提供专业建议吗？ 提前感谢：
BRS、
弗朗西
斯尊敬的 Francis：
查找有关以下问题的评论：
Unknown 说：一致性测试报告(Monte Carlo)、包括传播延迟、驱动器上升/下降时间、电流共享应用(2个 UCC21750驱动器并联2个 SiC MOS)
数据表中提供的最小和最大规格考虑了 Monte Carlo 仿真和实际器件数据。 客户应使用这些值来评估其应用中 UCC21750的使用情况。 此外、我想指出的是、通过由各自栅极驱动器驱动的每个 MOSFET 来驱动并联 MOSFET 并不是典型的应用、在市场上也很少见。 减少这些时序不仅要考虑栅极驱动器的工艺和温度变化、而且要考虑整个系统将非常困难。 设计中通常使用相同的栅极驱动器来驱动并联 MOSFET。 如果客户需要具有更高输出电流的栅极驱动器、可以使用外部 BJT 缓冲器来驱动两个 MOSFET。 这样就无需再使用额外的栅极驱动器、也无需增加设计的复杂性。 UCC21750-Q1数据表的图9-3中提供了一个示例、如下所示：
Unknown 说：此设备的输出是电压源还是电流源？ 更改 VG 时、它是否会更改拉电流/灌电流？
栅极驱动器是一个电压源、其峰值电流由内部上拉和下拉 MOSFET 决定。
[报价 userid="529802" url="~/support/power-management-group/power-management/f/power-management-forum/1319958/ucc21750-application-issues ] Rnmos、Rol、ROH 的内部值。UCC21750具有一种混合上拉结构、它使用与 NMOS 并联的 PMOS 进行上拉、使用 NMOS 进行下拉。 可以在数据表中找到相应的值。 ROH = PMOS、ROL = NMOS (与 PMOS 并联的上拉 NMOS 具有相同的电阻)
RDSON 不变。 客户必须考虑负电压偏置和基于 MOSFET 栅漏极电容和预期功率级 dV/dt 的预期电流量。 通过栅极驱动器米勒钳位的灌电流将为 I = C (dV/dt)。 如果此电流乘以 MOSFET 的导通电阻超过2V、栅极上的电压将上升至高于 VEE + 2V、这将禁用米勒击穿并可能导致 MOSFET 导通。 客户应确保电流保持足够低、不会由于米勒电流注入而达到栅极上的 VEE + 2V。 这是通过选择栅漏极电容较小的 MOSFET 来实现的、并通过使用较高的栅极电阻器降低开关瞬态来限制 dV/dt。
此致、
安迪·罗布勒斯
