[参考译文] TPS3823：将锁存器复位至逻辑低电平状态

尊敬的 Aruna：

当器件进入 LATCH 状态时、当前的 VDD 电压是多少？

杰西  

您好！

您能回答相同的问题吗？

尊敬的 Aruna：

您是否能够提供所使用的原理图？ 对于此器件、只有两种状态可以锁存复位1。) VDD < Vit-和2.) MR < VIL (max)。

杰西  

您好、Jesse：

PFA 原理图。

您好、Jesse：

我使用此电路测试我的产品5天、同样的问题再次出现(一段时间后重置锁定为低电平)。  

以下是 该同一幅图的波形。

在这里、

通道1指示来自控制器的 WDI 脉冲

通道2指示 VDD

通道3表示复位

通道4指示 MR  

为什么在一个版本中也会复位锁存。 请尽快分享信息。  

尊敬的 Aruna：  

为什么 MR 仅显示2V？ 我看到您的 VDD 和 MR 连接到了同一个电源轨。 您是否在测试点或器件 VDD 上探测 VDD？

杰西  

您好、Jesse：

是的、MR 和 VDD 连接在同一电源轨上。 我 探测了器件不在测试点。

尊敬的 Aruna：

我将不得不咨询我们的设计团队、我将于2012年2月2日星期一向您提供更新

杰西