• State Resolved
  • Locked Locked
  • Replies 2 replies
  • Subscribers 0 subscribers
  • Views 83 views
  • Users 0 members are here
Options
Options
Similar topics

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TPS7B68-Q1：PG 延迟电容

admin
Guru**** 1568665 points
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/1317431/tps7b68-q1-pg-delay-capacitor

器件型号：TPS7B68-Q1

大家好、

如 D/S 所示、建议的范围是100pF 和100nF 之间。

但当我们与 BU 讨论时、可使用容差为±10%的100nF 电容器。 这意味着110nF 应该可以。

对于这些电容器、您有任何具体限制吗？ 如果是、原因是什么？ 在我的理解下、没有理论限制、用户可以使用大电容来尽可能延迟时间。 我的理解是否正确？

此致、

庄司

  • 0
    TI__Guru**** 1568665 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好 Shoji、  

    我将与验证团队联系。 我认为 PG 的限制会使 VOUT 上的读数保持准确。 如果电容过大、即使 VOUT 下降、也可能表明 LDO 仍在调节范围内。  

    此致！

    朱利耶特

  • 0
    TI__Guru**** 1568665 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Juliette：

    我看到您的电子邮件。

    此致、

    庄司