This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] LM7480-Q1:当 EN/UVLO 为0V 时、DGATE 和 HGATE 驱动器未拉低

Guru**** 1142300 points
Other Parts Discussed in Thread: LM7480-Q1
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/1316708/lm7480-q1-dgate-and-hgate-drivers-not-pulling-low-when-en-uvlo-is-0v

器件型号:LM7480-Q1

大家好!  

我将原理图中的 LM7480-Q1 用作理想二极管 IC 以及两个输入源之间的输入源选择电路。 不过、在测试 IC (仅一个通道、不在两个输入源之间改变)时、我只是注意到了一个奇怪的行为。 一旦 EN/UVLO 引脚被拉高(3.3V)、IC 就可以正常工作、但当我尝试禁用它时(将 EN/UVLO 拉至0V 低电平)、DGATE 和 HGATE 驱动器信号保持高电平! 我已使用我的两个输入源单独对其进行了测试、即使电路相同、也遇到了差分行为:  

- 24V 输入源: 当 EN/UVLO 引脚被拉低(0V)时、DGATE 信号仍然为高电平、但 HGATE 信号被拉低(DGATE 信号也应该发生这种情况)。  

-蓄电池输入源(约23V): 当 EN/UVLO 引脚被拉至低电平(0V)时、DGATE 和 HGATE 信号仍为高电平。  

我对其进行了检查、发现 EN/UVLO 电压在两种情况下都恰好为0.0V、以检查其是否低于最小 V (ENF)电压(根据数据表、为0.3V)。 在这种情况下、LM7480-Q1应进入关断模式、同时禁用两个栅极驱动器、但显然无法按预期工作。 下面您可找到24V 输入源的原理图(作为示例):  

在这种情况下、安装 R404和 C408以减小浪涌电流(分别为100 Ω 和22nF)。  

我希望这些信息足以帮助您确定问题的根源。 非常感谢您的参与、期待您的回复。  

此致、

胡安

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Juan:

    感谢您与我们联系!

    感谢您提供的信息。

    LM7480-Q1具有两个栅极、即 DGATE 和 HGATE、它们是根据 FET 的源而不是接地进行驱动的。 我的意思是 DGATE FET 是相对于 VIN 驱动、而 HGATE FET 是相对于 VOUT 驱动。 当您将 EN/UVLO 拉至0时、VGS 应降至零、而 Vgate 仍将相应地保持某个值。

    请找到使用 EN 的关闭行为。 DGATE 跟随 VIN、HGATE 跟随 VOUT 以及一旦 EN 变为低电平。

    您能否检查并确认您看到的是否是这种情况?

    谢谢。此

    致、 Shiven Dhir.
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Shiven:  

    我今天分析了一切、显然在我开始测试电路板之前 HGATE 开关坏了。 我从库存中取出了另一个新的原型、一切都按预期运行、因此不再有任何问题。  

    非常感谢您的快速回复!

    此致、

    胡安