您好!
我想在 VIN 和 EN 之间是否需要一个电阻器、因为由 UVLO/热关断驱动的内部 FET 会在发生故障事件时直接将线路拉至 GND:
在 WEBENCH 所示的典型应用中、VIN 和 EN 短接、因此只要 VIN 高于 UVLO 阈值、该器件就会启用。 如果 VIN 和 EN 之间没有电阻器、如果通过 UVLO 或热关断启用 FET、就不会产生短路电流?
此致
This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
您好!
我想在 VIN 和 EN 之间是否需要一个电阻器、因为由 UVLO/热关断驱动的内部 FET 会在发生故障事件时直接将线路拉至 GND:
在 WEBENCH 所示的典型应用中、VIN 和 EN 短接、因此只要 VIN 高于 UVLO 阈值、该器件就会启用。 如果 VIN 和 EN 之间没有电阻器、如果通过 UVLO 或热关断启用 FET、就不会产生短路电流?
此致
您好、Christoph、
感谢您与我们联系、
您可以直接将 VIN 连接到 EN。
内部500-kΩ 电阻器将 EN 引脚拉至 GND、并避免引脚悬空。 在 EN 引脚不能安全驱动至低电平的情况下、此操作可防止器件不受控制的启动。 当 EN 为低电平时、器件处于关断模式。 器件在 EN 设置为高电平的情况下打开。 一旦内部控制逻辑和基准电压被加电、下拉控制电路便会断开 EN 引脚上的下拉电阻。 EN 设置为低电平后、器件进入关断模式、下拉电阻器再次激活。
谢谢。此致、
Moheddin。
尊敬的 Moheddin:
感谢您的回答! 但我认为我们在谈论彼此之间有点:-)
当激活 UVLO/热关断的内部 FET 时、EN 引脚将通过 FET 下拉至 GND、因此如果 EN 直接连接到 VIN、EN 和 GND 之间存在低阻抗路径、VIN 和 GND 之间也存在低阻抗路径。 当激活 UVLO/热关断的内部 FET 时、如何实现不会流过短路电流? 如果激活了内部 FET、额外的内部下拉电阻器不会对 VIN -> EN -> GND 之间创建的低阻抗路径产生任何影响、对吧? 在 EN 引脚和"器件控制和逻辑...智能使能/UVLO/启动处理/热关断"块之间集成了一个额外的串联阻抗吗?
谢谢、此致
您好、Christoph、
内部500-kΩ 电阻器将 EN 引脚拉至 GND
晶体管的漏极和点之间有一个500K Ω 的内部电阻器、如下所示。
我希望你现在明白。
谢谢。此致、
Moheddin。