请检查下面的波形。
CH1 (蓝色)是低侧 FET 的 VDS。
从红线部分看、高侧 FET 的导通时间瞬间变长。
高侧 FET 的导通时间持续很长、输出电压(CH2：淡蓝色)降低、光电耦合器集电极和发射极(CH3：紫色)之间的电压提高。
我将 RTZ 和 RDM 的电阻值更改了±10%、但运行中没有变化。
您能想到为什么高侧 FET 的导通时间瞬间变得更长的原因吗？
到目前为止、我已经制造了500多个器件、只有一个出现了这个问题。
在整个输入范围内、直到 LPM 的运行都没有问题、但从进入 ABM 后就会出现异常运行。
上面的波形是发生此问题的 IC ABM 工作范围内低侧 FET 的 VDS 波形。
与之前的导通时间相比、高侧 FET 的导通时间迅速增加。
μs 波形经过几 μ s 后的波形如下所示、SW 操作次数从2变为5、最终执行 AAM 操作。
如果此故障 IC 安装在正常工作的电源上、则会出现上述故障症状。
因此，我们认为没有噪声因素。
如果是噪声因素、可以考虑采取哪些对策？
FB 引脚的电路配置与推荐的电路类似(请参阅下文)。
此外、CFB 靠近板上的 IC、因此很难再靠近它。
在发生此问题的 IC 处于 AAM 工作期间的波形如下所示。
在 AAM 下运行时、与 ABM 模式一样、高侧 FET 在红线区域的导通时间会突然变化、并且运行变得不稳定。
接下来、输入 DC130V 时低侧 FET 的 VDS 和 CS 端子(≒低侧 FET 漏极电流)的波形如下所示。
即使低侧 FET 的导通时间突然变化、漏极电流的峰值也不会改变。
如果 FB 引脚由于噪声等而发生变化、漏极电流峰值也会发生变化、因此 FB 引脚不可能由于噪声而发生变化。
此致、
青木拓也
Harish、您好！
此时、迟滞仍会增加。
另外我上次报告说、在 AAM 下运行期间、我们没有进入 ABM 工作模式、但由于运行异常、我觉得迟滞和 Vbur 设计无关。
这表明原因可能是组件之间的部件差异所致、但如下表所示、此异常操作仅在安装有问题的 IC 时发生。 
此致、
青木拓也
