• 状态 Resolved
  • 已锁定 已锁定
  • 回复 20 回复
  • 订户 0 订户
  • 视图 627 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] UCC21732-Q1：仿真输出中的错误

admin
Guru**** 2381920 points
Other Parts Discussed in Thread: UCC21732-Q1, UCC21750, UCC21710
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/1306021/ucc21732-q1-error-in-simulation-output

器件型号：UCC21732-Q1
主题中讨论的其他器件： UCC21750、 UCC21710

大家好、

我目前正在从事隔离式栅极驱动器设计、并使用 UCC21732-Q1控制 MOSFET。 在 PSPICE 中执行仿真时、我看到 GATE 保持高电平状态、当 IN+将状态从低电平变为高电平时、FLT 引脚变为低电平。

可能是什么原因？

如有任何建议、请联系 UCC21732-Q1DW_TRANS。

谢谢。

  • 0
    TI__Guru**** 2381920 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Anand、您好！  

    我认为原因可能是初级侧和次级侧的电源-它们好像是与一个1kV 的电源连接在一起；这也解释了当您对照初级侧 GND 测量栅极电压时栅极电压为-1kV 的原因。 此外、当 IN+导通时、更难判断栅极是否实际正在开关。  

    您可以首先尝试将两个 GND 连接在一起、然后查看仿真是否正常运行；我还建议探测 OC 引脚、因为 OC 引脚上的过压会导致 nFLT 引脚变为低电平。  

    希望这对您有所帮助！  

    谢谢。  

    薇薇安

  • 0
    TI__Guru**** 2381920 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    感谢您提供宝贵的意见、Vivian、

    我尝试移除 GND 和仿真值之间的1kV 电源。 我仍然看到相同的误差。 但是、当我删除 DESAT 电路时、电路会按预期工作。

  • 0
    TI__Guru**** 2381920 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Anand、您好！  

    在这种情况下、我将查看 OC-AS DESAT 电路的设计以及系统中其他元件的参数。 例如、可以查看栅极驱动器导通时 FET 的 VDS 电压；如果 FET 在初始导通期间的 VDS 超过 DESAT 检测阈值并且消隐电容器很小、这可能就是 DESAT 触发的原因。  

    您可以使用 产品页此处链接的 UCC217XX 计算器计算 检测阈值和消隐时间。  

    或者、您可以尝试使用 UCC21750仿真模型。 UCC21750具有具有具有前沿消隐时间的 DESAT 功能；这意味着它将在栅极导通后的前~200ns 内忽略 VDS 过压、以防止 DESAT 误触发。  

    希望这些建议对您有所帮助！  

    谢谢。  

    薇薇安

  • 0
    TI__Guru**** 2381920 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Vivian：

    我想我发现了这个问题、将 DESAT 电路连接到了 VDD 而不是 VDS。 执行更改后、电路会按预期工作。

    我只是有一些疑问。

    • 使用 DESAT CONFIG 的 DESAT 配置和 OC 之间的实际差异是什么？
    • 使用双极电源时、是否可以移除米勒钳位 MOSFET？
    • 在什么基础上选择 VOCDET 值？

    谢谢。

  • 0
    TI__Guru**** 2381920 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Anand、您好！  

    来回答您的问题-  

    1.这两种方法都取决于 FET/IGBT 的 VDS/VCE 来检测过流和短路情况。 这两种方法的检测时间略有不同、所需的外部元件也不同。 通常、OC-AS DESAT 需要额外的电流来为消隐电容器充电、而 DESAT 本身的 DESAT 电流为500uA。 您可以根据自己的喜好选择这两种方法。  

    2.米勒钳位是任一种推荐的方式，无论您是否使用了负偏置电源。 原因在于、即使有负偏置电源、电路板耗散与米勒电容相结合、也可能产生超过阈值电压的电压尖峰。 对于此智能隔离式栅极驱动器系列、如果您不想使用外部米勒钳位 FET、我们会提供内部米勒钳位版本(例如 UCC21710和 UCC21750)。  

    OCDET 检测阈值是使用 此处提到的方法计算的、基本上要考虑各种外部组件(电阻器、二极管等)上的压降  

    希望这对您有所帮助！  

    谢谢。  

    薇薇安

  • 0
    TI__Guru**** 2381920 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    感谢 Vivian 的详细解释、

    因为我的电路在有输入滤波器的情况下 OC 作为 DESAT TI 器件。 我想对 MOSFET 进行一些应力分析。 我还记得 PSpice 具有 烟雾分析 进行应力分析、但考虑是 用于 TI 的 PSpice 相同吗？

    如果没有、是否有任何方法可以在 PSPICE for TI 中对 MOSFET 进行应力分析或最坏情况分析？

  • 0
    TI__Guru**** 2381920 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    此外、我试图改变 VOCDET 可通过改变 DESAT 网络参数 、但在仿真中、  OC 引脚的上升时间不超过 0.7伏  

    可以拥有吗？ VOCDET  物超所值 VOCTH ？

  • 0
    TI__Guru**** 2381920 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Anand、您好！  

    我不确定您刚才谈到的具体分析、或许您可以在 PSpice for TI 论坛中发布另一个问题、专家可以帮您解决。  

    VOCDET 指 OC 引脚触发的 VDS/VCE 电压。 OC 引脚始终在~0.7V 时触发和启动软关断/两级软关断、但对于不同的外部元件、 发生关断事件的 VDS/VCE 阈值不同。 因此、您应该找到一个可将 FET/IGBT 短路的 VDS/VCE 电平、并调整外部元件值、以确保在所需的 VDS/VCE 电压下触发 OC。  

    谢谢。  

    薇薇安

  • 0
    TI__Guru**** 2381920 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    好的、我将尝试为此打开一个新案例。  

    感谢您的支持 Vivian。

  • 0
    TI__Guru**** 2381920 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    不客气、可随时使用！  
    薇薇安

  • 0
    TI__Guru**** 2381920 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Vivian：

    我计划推动 4个 MOSFET 栅极驱动器并联。 个人  门  单个 MOSFET 的灌电流和拉电流均使用电阻器。  但如何连接  CLMPE  引脚。 我是否可以将所有栅极信号短接并连接到米勒 MOSFET (如下图所示)？ 或任何其他方法来连接这些信号？

  • 0
    TI__Guru**** 2381920 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Anand、您好！  

    我不建议将所有栅极连接在一起- FET 的参数不匹配可能会导致栅极发生不必要的振荡。  

    如果您希望利用米勒钳位功能、我建议使用不同的米勒钳位 FET、以便您驱动的每个功率 MOSFET 使用一个。 CLMPE 引脚可连接到栅极电阻较小(约<10欧姆)的米勒钳位 FET 的栅极。  

    希望这对您有所帮助！  

    谢谢。  

    薇薇安

  • 0
    TI__Guru**** 2381920 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    感谢您的反馈。 如果我使用单个米勒 MOSFET、会出现问题吗？ 我不太担心空间问题。

  • 0
    TI__Guru**** 2381920 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Anand、您好！  

    您可以使用单个米勒钳位 FET 进行实验、但不建议这样做。 我建议为额外的米勒钳位 FET 留出空间、如果可能、不为原型板填充这些空间。   

    如果电路板空间非常紧张、并且单个米勒钳位 FET 方法无效、则在更糟糕的情况下、您可以使用双极偏置电源并使 VEE 更大、以缓解任何误导通问题。  

    希望这对您有所帮助！  

    谢谢。  

    薇薇安

  • 0
    TI__Guru**** 2381920 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Vivian：

    我被认为是双极的 +15V 和 -8伏 。 我希望这应该足以让驱动器防止误导通？

    正如您之前所说、 "我不建议将所有栅极连接在一起 - FET 的参数不匹配可能导致栅极发生不必要的振荡"  如果 我将所有栅极连接在一起、并 将 各个栅极电阻器放在 每个 MOSFET 附近、会怎样？ 会不会有意外的振铃？

  • 0
    TI__Guru**** 2381920 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Anand、您好！  

    为了使米勒钳位有效、不应在米勒钳位路径上添加任何电阻。 米勒钳位 FET 的漏极应直接连接到功率 MOSFET 的栅极、以便在误导通时提供低阻抗路径。 即使您具有单独的栅极电阻器、它也不会分离米勒钳位路径上的栅极。  

    +15V/-8V 应足以解决我认为的大多数虚假导通问题。  

    谢谢！  

    薇薇安

  • 0
    TI__Guru**** 2381920 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Vivian：

    这些电阻(8.2 Ω)用于 拉电流/灌电流 功能不适用于 CLMPE 。 无论如何、米勒钳位路径不会有任何电阻器。 因此、这应该没问题、对吧？

  • 0
    TI__Guru**** 2381920 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Anand、您好！  

    这就是我的意思、尽管您的每个功率 FET 都有来自 OUTH/OUTL 的单独电阻器、但如果您只是使用一个米勒钳位 FET、则会将所有栅极都连接到米勒钳位 FET 漏极。 因此、如果您仅使用一个米勒钳位 FET、单独的栅极电阻器不会使栅极分离。  

    薇薇安

  • 0
    TI__Guru**** 2381920 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    好的。 但是、在设计中所有4x MOSFET 都被视为单个功率 MOSFET。 因此、它们都将同步打开/关闭。 在这种情况下、为所有栅极4x 使用单个钳位 MOSFET 应该不是问题、对吧？

    很抱歉、我不明白这一点。

  • 0
    TI__Guru**** 2381920 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Anand、您好！  

    从理论上讲、如果所有 FET 和栅极电阻器具有完全相同的参数、则应该不会成为问题。 但在现实生活中、它们从来都不是完全相同的、并且 FET 放置在 PCB 上的不同位置、因此 PCB 的不同寄生电容/电感也会起作用。  

    我认为-尝试通过稍微改变每个 FET 的 FET 参数(内部栅极电阻、栅极电容等)来模拟它。 如果没有发生重大问题、您可以在实际的 PCB 中尝试这种方法。 最坏的情况是栅极振铃会破坏正常性能；在这种情况下、您可以选择不使用 CLMPE、因为您具有+15V/-8V 双极电源。  

    薇薇安