大家好、
我最近从事的是栅极驱动器设计、我 计划 将其用于 UCC5350MCD 部件. 我已经在 LTSpice 中设计了电路、并尝试对其进行仿真、到目前为止没有出现任何误差、但输出不符合我的预期。 我在 MOSFET VDS 上得到一个较小的持续浪涌(正常瞬态浪涌除外)。 我曾尝试更改死区时间和栅极电阻器值、但仍然没有看到任何改善。
如果有人能指出我错了什么,那将会很有帮助。
提前感谢。
尊敬的 Cashin：
感谢您的输入。 我为此找到了一个临时解决方案。 我 需要 澄清一下如何减少 MOSFET 输出上的过冲(VDS)。 根据一般指南、它提到"通过增大 Rgate 或添加 RC 缓冲器、可以减少过冲"、但我没有看到通过执行上述更改在仿真中得到任何改进。 这可能是什么原因？
有没有其他方法可以减少 MOSFET 过冲(降低寄生电感除外)？
谢谢。
Anand、您好！
这种 VDS 尖峰是电源设计中需要解决的一个重要问题、因为它会损坏您的开关或迫使您使用比所需更昂贵的高压开关。 V= L * di/dt。 添加栅极驱动电阻器将增大开关 dt 并减小 di/dt。 您确实需要大幅增加 dt 来减缓小 Cgate 的栅极电荷、这也会增加开关损耗。
我更喜欢的一种解决方案是在电源轨上添加缓冲器。 这主要是为了阻止开关节点来回振铃、但确实可以稍微降低尖峰振幅。 我附上了一个 TINA-TI 示例、说明如何针对给定的额定功率优化缓冲器电阻值。
另一种可确保开关不受过压影响的方法是使用 TVS 二极管。 这不是常用的解决方案、但它们是防潮的、允许您使用非常接近 FET 额定电压的电压。
另一种解决方案是使用接地/电源平面。 这将大大减少电感、并减少下冲/过冲。 一旦有了低电感平面、在出现的瞬态电压下添加钳位二极管要容易得多。
此致、
肖恩
e2e.ti.com/.../0474.GateRing3.TSC
P.S.、请记住、闭合开关不受过压影响。 如果您看到短路的两个引脚上出现高电压振铃、则可能是在测量寄生电感器而不是硅上的电压。
感谢提供 Cashin 信息、
但是、当我在输出端添加 RC 缓冲器时、可以消除 VDS 振铃、而过冲仍然与120V 相同。 我 怀疑我的仿真设置有一些问题。
以下是使用和不使用 RC/RCD 缓冲器的输出图像。
请告诉我 您对此的看法。
尊敬的 Cashin：
感谢对这个问题的详细解释。 正如您所建议的、我尝试在 MOSFET (VDS)上添加 TVS 二极管、并且看到过冲有显著下降(至少低于 MOSFET 雪崩)、与缓冲器电路相比。
但问题在于要找到合适的具有高电压和电流额定值且通过汽车认证的 TVS 器件。 是否有任何方法可以使用低击穿电压 TVS 来抑制过冲。
