This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/1290691/csd88599q5dc-max-fsw
您好！
什么具体将此器件的开关频率限制为最高50kHz？ 这是 SOA 问题还是其他一些器件限制？
谢谢。
迈克尔
Michael、您好！
谢谢咨询。 CSD88599Q5DC 针对电机驱动应用进行了优化、并使用能够装入封装的最低导通电阻 FET。 我们不建议在高于50kHz 的频率下进行开关、有几个原因。 首先、由于这些是高电荷器件、因此在较高频率下开关和栅极驱动损耗占主导地位、并且功率耗散变得过高。 其次、封装器件的结构与我们的同步降压电源块不同、FET 以相反的顺序堆叠。 在同步降压器件中、同步 FET 位于底部、其源极位于连接到 GND 的散热焊盘上。 这提供了到 GND 的良好导热路径和低共源电感。 CSD88599Q5DC 在底部具有"控制"FET、其漏极位于连接到 VIN 的散热焊盘上。 "SYNC" FET 位于顶部、从"SYNC" FET 到 GND 的路径更长、环路面积更大、共源电感更高。 这已成为导致开关损耗的一个主要因素。 最终、它成为了热问题和 SOA 问题、如数据表所示。 电源块的 SOA 与分立式 FET 不同、如下面链接中的技术文章所述。 我希望这对您有所帮助。 如果 您有其他问题、请通过常规电子邮件与我联系。
https://e2e.ti.com/blogs_/b/powerhouse/archive/2019/06/06/choosing-the-right-soa-for-your-design-discrete-fets-vs-power-blocks
此致、
约翰·华莱士
TI FET 应用
