[参考译文] UCC21750-Q1：Ucc21750去饱和问题

尊敬的新潮先生/女士：

按照设计、只有当 DESAT 引脚上的电压超过热限值(9V)的时间超过抗尖峰脉冲滤波器(140ns)时、FLT 引脚才应变为低电平。 如果 DESAT 引脚上的电压超过阈值的时间超过去毛刺滤波器的时间超过阈值、我们需要进一步调查是什么导致 FLT 信号变为低电平。

Question：

• 您的应用是什么？
• 您是否有波形显示 FLT 引脚变为低电平而 DESAT 引脚电压保持低于阈值电压(9V)？
• FLT 引脚是否仅在特定测试条件下变为低电平？
  
  • 我想了解发生这种情况的测试条件、以帮助调查根本原因。 越详细越好。
• 同一电路板上的多个驱动器中是否会出现此问题？ 此问题是否会出现在多个板上的相同驱动程序位置？
  • 我想知道这是随机的、是否发生在您系统中的多个驱动器上、或者问题是否存在某种模式、例如发生在多个电路板中的同一驱动器位置

此致、

安迪·罗布勒斯

您好,Andy：

您能分享您的工作电子邮件地址吗？ 我可以分享更多的信息,希望能帮助我们分析这个问题。谢谢!

您好、Andy：

我想您已经通过电子邮件看到了我对该问题的详细描述、但我尚未收到 TI 专家的回复。 是否有任何最新的分析结果？

尊敬的新潮先生/女士：

我已经通过电子邮件将最新更新发送给您的 TI 现场应用工程支持。 我们通过电子邮件继续此对话。

此致、

安迪·罗布勒斯

您好、Andy：

确定

尊敬的新潮先生/女士：

FAE 已经为我们预定了一个会议、在几个小时内就该问题进行讨论。 期待与您交谈。

此致、

安迪·罗布勒斯